(原創)由XPS生成AXI Lite 從設備IP模板我們能學到的東西

查看由XPS的向導生成的AXI Lite IP代碼模板中，我們能學習到用戶自定義IP的結構和實現方式。拿寫寄存器來說，我們能看到這樣的一段代碼

  // implement slave model register(s)
  always @( posedge Bus2IP_Clk )
    begin

      if ( Bus2IP_Resetn == 1'b0 )
        begin
          slv_reg0 <= 0;
          slv_reg1 <= 0;
          slv_reg2 <= 0;
          slv_reg3 <= 0;
          slv_reg4 <= 0;
          slv_reg5 <= 0;
          slv_reg6 <= 0;
          slv_reg7 <= 0;
        end
      else
        case ( slv_reg_write_sel )
          8'b10000000 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg0[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          8'b01000000 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg1[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          8'b00100000 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg2[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          8'b00010000 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg3[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          8'b00001000 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg4[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          8'b00000100 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg5[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          8'b00000010 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg6[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          8'b00000001 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg7[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          default : begin
            slv_reg0 <= slv_reg0;
            slv_reg1 <= slv_reg1;
            slv_reg2 <= slv_reg2;
            slv_reg3 <= slv_reg3;
            slv_reg4 <= slv_reg4;
            slv_reg5 <= slv_reg5;
            slv_reg6 <= slv_reg6;
            slv_reg7 <= slv_reg7;
                    end
        endcase

    end // SLAVE_REG_WRITE_PROC

 

代碼實現的功能是將總線上的數據按字節寫入到寄存器中。代碼中有： 

slv_reg0~slv_reg7為8個寄存器

C_SLV_DWIDTH為數據位寬，是一個參數

slv_reg_write_sel 為寄存器選擇信號，如slv_reg_write_sel = 8‘1000_0000時，slv_reg0將在寫操作時被選中。

Bus2IP_Data為寫數據端口

Bus2IP_BE為字節使能信號

從這段代碼中，我們可以看到：

1、AXI Lite 從設備接口也是memory mapped的，但不像AVALON memory mapped 。一個從設備的基地址C_BASEADDR設定后，設備的寄存器是通過Bus2IP_WrCE / Bus2IP_RdCE 信號(這里即slv_reg_write_sel) 信號選擇的。當然，slv_reg_write_sel 信號的編碼源是地址線，AXI Lite 規定最高位為1時的基地址，在這里slv_reg_write_sel 為8’b1000_0000，寄存器slv_reg0地址就是基地址；slv_reg_write_sel 為8’b0100_0000，寄存器slv_reg1地址就是基地址+0x04；以此類推。從設備的地址空間由參數設定，而不是由地址線直接決定。

2、對於寄存器中的字節，代碼是這樣實現

for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
    if ( Bus2IP_BE[byte_index] == 1 )
       slv_reg3[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];

假如數據寬度C_SLV_DWIDTH是32bit，那么把參數用數字代入后，代碼是這樣的

 for ( byte_index = 0; byte_index <= 3; byte_index = byte_index+1 )
    if ( Bus2IP_BE[byte_index] == 1 )
        slv_reg3[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];

很好理解，就是字節使能Bus2IP_BE對應為有效，則將對應字節從數據總線傳輸到相應寄存器上。能看到XPS生成的模板，很巧妙的用到了這樣的表達式

slv_reg3[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];

形式即為

a[startbit+: 8] <= b[startbit +: 8];

8為長度，等效為

a[startbit+7: startbit] <= b[startbit+7: startbit]

這種簡略寫法可以在以后的編程中參考