一、開漏輸出（open drain）
開漏電路概念中提到的“漏”就是指MOS FET的漏極。開漏主要是為了獲得更大的驅動而來的，一般外面需要加上拉電阻，或下拉電阻。開樓電路的內部所有上拉全部斷開，若要使用，必須在外部加上拉電阻。這樣的話，其驅動能力完全由設計人員決定。
組成開漏形式的電路有以下幾個特點：
1. 利用 外部電路的驅動能力，減少IC內部的驅動。當IC內部MOSFET導通時，驅動電流是從外部的VCC流經R pull-up ，MOSFET到GND。IC內部僅需很小的柵極驅動電流。如圖1。
2. 可以將多個開漏輸出的Pin，連接到一條線上。形成 “與邏輯” 關系。如圖1，當PIN_A、PIN_B、PIN_C任意一個變低后，開漏線上的邏輯就為0了。這也是I2C，SMBus等總線判斷總線占用狀態的原理。
3. 可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。
4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對於經典的51單片機的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。
5. 標准的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。
二、推挽輸出（Totem- pole）
如下圖，推挽輸出電路是一個互補對稱電路。T1管子是NPN，T2管子是PNP。
其工作原理大致如下：
當輸入信號處於正半周時，T2截止，T1承擔放大電路，有電流通過負載電路電阻R3；
當輸入信號處於負半周時，T1截止，T2承擔放大電路，亦有電流通過負載電路電阻R3；
由此這樣的電路實現了在有輸入信號時，T1和T2輪流導電，組成推挽式電路。
作用：是輸出保持在持續穩定電壓值上。推拉式輸出級既提高電路的負載能力，又提高開關速度。
三、上拉電阻
上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區分；對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
用途：
一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發后回到原狀態，必須在IC外部另接一電阻。
數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！
一般說的是I/O端口，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，該端口正常時為高電平；C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻。
上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流。
上下拉電阻具體作用：
1、當TTL電路驅動CMOS電路時，如果TTL電路輸出的高電平低於CMOS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，以提高輸出的高電平值。
3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
注意：
上拉電阻太大會引起輸出電平的延遲。（RC延時）
一般CMOS門電路輸出不能給它懸空，都是接上拉電阻設定成高電平。
下拉電阻：和上拉電阻的原理差不多， 只是拉到GND去而已。那樣電平就會被拉低。下拉電阻一般用於設定低電平或者是阻抗匹配(抗回波干擾)。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理