Verilog中关于wire使用的一些小知识

1.Verilog中如果wire连接到常量，而常量没有说明他的位宽，那么将会默认为32位 　　如： 　　上述代码在综合的时候，会将a扩展成32位进行操作，而事先声明常量位宽将不 ...