建立时间和保持时间
1 模型分析 理解建立时间保持时间需要一个模型，如下图所示。 图：触发器时钟和数据模型 时钟沿到来时采样数据D，将采到的数据寄存下来，并输出到Q端，所以如果没有新的时钟沿到来，则Q ...
花费 8 ms
FPGA复位电路设计及其时序分析
通常同步电路由两种复位方式，即同步复位和异步复位。同步复位同步于寄存器的时钟域，异步复位则是立即自然地作用于寄存器，与其寄存器所在的时钟域之间没有确定的时序关系。同步化的异步复位是FPGA电路设计 ...
指令跳转与预测
branch指令只有进入decode阶段，CPU才能知道是否跳转。Branch进入到ALU阶段，CPU才知道是否taken。 有什么方式可以降低这种flush掉没用的指令。CPU不知道会不会跳 ...
MCU中的时钟生成模块（CG）
1 CRG的SPEC参考 1.1 时钟设计需求 （1）生成AHB时钟，APB时钟，RTC时钟；（2）AHB最高时钟频率为98MHz；（3）APB时钟为AHB同步时钟，且可以配置AHB时钟的1/ ...