结束了对xilinx-arm-linux交叉编译链安装后，总结一下整个过程，方便后来的研究者们，少走点弯路。 关于xilinx-arm-linux交叉编译链的安装，网上一搜一大把，可是有的资料中的资 ...

　　前面已经详细介绍了从PL端如何用AXI总线去控制DDR的读写，并且从AXI_BRESP的返回值来看，我们也是成功写入了的。但是没有通过别的方式来验证写入的数据的话，总是感觉差了点什么。 　　今天 ...

　　有了前面的一堆铺垫。现在终于开始正式准备读写DDR了，开发环境：VIVADO2014.2 + SDK。 　　一、首先要想在PL端通过AXI去控制DDR，我们必须要有一个AXI master ...

　　之前的项目和培训中，都只用到了AXI-Lite或者AXI-Stream，对于AXI-FULL知之甚少，主要是每次一看到那么多接口信号就望而却步了。 　　现在为了调试DDR，痛下决心要把AXI-F ...

　　上一节说到了DDR寻址的问题，如下图： 　　从官方文档上我们看到了DDR的地址是从0008_0000开始的，那么我们开始修改Xilinx给我们提供的IP核代码。其实很简单，上一节已经分析了地 ...

PS-PL之间的AXI 接口分为三种：• 通用 AXI（General Purpose AXI） — 一条 32 位数据总线，适合 PL 和 PS 之间的中低速通信。接口是透传的不带缓冲。总共有四个通 ...

终于可以上手Zedboard了，装完ISE,Vivano就已经花了半天时间了。下午开始，按照《嵌入式软硬件协同设计实战指南》这本书，一步步往下走········ 首先在SD卡分区上就出现了问题： ...