暑期实习两个月的其中一个任务是：如何在设计中加入断言？以及断言的基本语法、三种应用场景下的断言（如FIFO、FSM、AXI4-lite总线）。参考书籍：《System Verilog Assertio ...

上一篇博客主要写了SVA的基本语法（详细），这一篇主要写SVA语法总结，以及如何查看SVA波形等。 断言assertion被放在verilog设计中，方便在仿真时查看异常情况。当异常出现时， ...

SystemVerilog Assertion(SVA):是一种描述性的语言，可以很容易的描述时序相关的情况，所以主要用在协议检查和协议覆盖。SVA在systemverilog仿真器中的 ...

上两篇主要是讲述断言的概念，基本语法，总结等等 这一篇主要是以PPT的形式展示各个场景下关于断言的应用。 为了在设计中加入断言的功能，因此需要写一个DUT。如下： ...