学HDL避免不了的要用到modelsim，遗憾的是至今也没怎么用，昨天下载了modelsim装上了，鼓捣破解鼓捣了一阵子。 我是一个软件控，除非是对就器件不支持或者有明显bu ...

本篇文章为转载，写的不错，最近在学modelsim仿真，网上的教程很乱，把自己认为不错的整理贴出来，后面有机会会写个详细点的。 1. 设定仿真工具 选择你需要的工具。 2. 自动产生测试激 ...

问题： 什么是锁存器？ 什么时候出现锁存器？ 锁存器对电路有什么影响？ 如何在FPGA设计中避免锁存器？ 在FPGA设计中应该避免锁存器.实际上，锁存器与D触发器实现的逻辑功能基本相同 ...

针对性整理下FPGA选型问题 一、获取芯片资料： 要做芯片的选型，首先就是要对有可能要面对的芯片有整体的了解，也就是说要尽可能多的先获取芯片的资料。现在FPGA主要有4个生产厂家，ALTERA，X ...

Vivado 中的增量设计会重新利用已有的布局布线数据来缩短运行时间，并生成可预测的结果。当设计有 95% 以上的相似度时，增量布局布线的运行时间会比一般布局布线平均缩短2倍。若相似度低 ...

之前调试一块FPGA板卡，上电后总是无法正常工作。 现象：nSTATUS指示灯不停的闪烁，测试用的LED（FPGA的GPIO）无法点亮，即FPGA没有进入正常工作状态。 调试过程： 1、 ...

原语，其英文名为primitive，是FPGA厂商针对其器件特征开发的一系列常用模块的名称。原语是FPGA芯片中基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等。相当于软件 ...

前言： 鉴于一般ADI的AD、DA、时钟类的芯片应用的比较广泛，正好手上的一块板子上有三片ADI的芯片，都是SPI的接口。就想到设计一个比较通用的SPI Master，希望可以做到基本通用。 ...

Altera的RAM初始化文件格式是mif和hex. QuartusII自带的RAM初始化工具很方便产生初始化文件。 Xilinx的RAM初始化文件格式是coe, 在vivado中软件会将coe文件 ...

作者：zzssdd2 E-mail：zzssdd2@foxmail.com 一、需求描述 MCU需要接收来自CPLD的升级固件数据 CPLD对MCU只进行发 ...