原文:VCS使用SDF文件进行后仿反标

概述 从概念上来说,数字验证包含两方面的内容,一个是验证功能,另一个是验证时序。对应的仿真模型 不论是model,standard cell等 也不外乎这两个部分,功能部分由逻辑,udp元件或gate构成,时序部分则包括了时序反标和时序检查两小块。 平时我们所说的功能验证,也就是前仿真,实现了对功能进行验证的目的,时序被默认为理想情况,不包含延迟信息。门级仿真,也称为后仿真,除了功能验证外,最主要 ...

2021-04-06 16:07 0 711 推荐指数:

查看详情

仿SDF文件Warning的解决

总结两个问题: 一, 在PR仿时,经常会遇到讨厌的红色X(不定态)。而debug不定态的起因又很麻烦,有可能用Verdi调试半天还是没能找到根本的原因。 今天我们就来分析一下异步D触发器采样不稳定(setup或hold时序不满足)引起的不定态,及仿时 ...

Sat Oct 12 19:26:00 CST 2019 0 1180
tmax sdf命令sdf_annotate

$sdf_annotate(“sdf_file”[, module_instance] [, “sdf_configfile”] [, “sdf_logfile”] [, “mtm_spec”] [, “scale_factors”] [, “scale_type”]); eg ...

Wed Mar 07 19:51:00 CST 2018 0 3270
VCS课时7:进行仿真

的延迟,到网表中,都是算法得到的。 怎么样时序信息提取出来 2. 门级验证的流程 PP ...

Tue Dec 24 03:52:00 CST 2019 0 1499
VCS课时4: 使用VCD文件进行后处理

课程目标 原来是互动的过程,这一节课主要讲的是仿真平台完成任务,用DVE打开打开波形文件 查看波形文件 查看log文件 最早的是VCD文件,在这基础上推出的VCD+文件文件比较大,读取慢 在仿真代码中,嵌入dump 波形 产生VCD文件 DVE ...

Sat Dec 21 18:43:00 CST 2019 0 1023
VCS学习(6) 仿 Fast Gate-level verification

对综合产生的门级网表(Gate-level)进行编译仿真 一:什么是仿   前仿不包括时序信息,即当作理想的器件看待,仅仅验证代码的功能;仿,在有时序信息,有延迟情况下(器件自身的延迟,传输线上的延时等,与工艺器件有关)的仿真;仿主要关注Toggle覆盖率,因为门级网表里面没有RTL级 ...

Fri Mar 16 05:13:00 CST 2018 0 3586
cadence使用calibre进行仿的几种方法

当circuit前仿完成以后,进入layout这一步,之后开始提取寄生参数,本文使用calibre提取寄生参数: 生成calibre耗费时间过长,可以直接更改calibre view type为masklayout,,但是此种方法对于查看结果没那么方便。 或者直接在pex设置中 ...

Fri Nov 05 04:16:00 CST 2021 0 7492
VCS课时3:使用DVE进行Debug

1. 使用DVE进行Debug PPT1 课程目标 Unit Objectives Learn to use basic features for debugging RTL An introduction to the basic features ...

Thu Dec 19 05:30:00 CST 2019 0 1787
SDF文件的用途

标准延迟格式(英语:Standard Delay Format, SDF)是电气电子工程师学会关于集成电路设计中时序描述的标准表达格式。在整个设计流程中,标准延迟格式有着重要的应用,例如静态时序分析和仿真。SDF在设计中的作用: SDF in the design process ...

Fri Jul 01 14:50:00 CST 2016 0 3661
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM