概述 从概念上来说，数字验证包含两方面的内容，一个是验证功能，另一个是验证时序。对应的仿真模型（不论是model，standard cell等）也不外乎这两个部分，功能部分由逻辑，udp元件或gate构成，时序部分则包括了时序反标和时序检查两小块。 平时我们所说的功能验证，也就是前仿真，实现 ...

一：如何执行（编译执行） 1：编译链接生成二进制可执行文件 　　$vcs source_file[compile_time_options], 例如 vcs +v2k filename.v -debug_all (+2k指2001版本 ...

1 什么是后仿真？ 后仿真也成为时序仿真，门级仿真，在芯片布局布线后将时序文件SDF反标到网标文件上，针对带有时序信息的网标仿真称为后仿真。 2 后仿真是用来干嘛的？ 检查电路中的timing violation和 test fail，一般都是已知的问题。一般后仿真花销2周左右的时间 ...

1、VCS常用编译命令： 　　vcs source_files [source_or_object_files] optionse.g vcs top.v toil.v -RI +v2k Details of Options: -I:Compiles for interactive use ...

一：类型 　　line（行)覆盖率，Toggle（跳变）覆盖率，condition（条件）覆盖率，FSM（状态机）覆盖率，path（路径）覆盖率 二：覆盖率 1：行覆盖率 　　一般要求100% ...

前面讲的都是功能仿真 ，都是理想的仿真，验证代码的功能。 前仿只是完成了一部分。 器件自身的延迟 连线的延迟 取决于器件的类型，工艺有关。后仿真更加关注toggle的覆盖率 后仿真是十分慢的，门级仿真特别花 1. 课程目标 DC综合之后，得到的网表会将触发器，连线器件 ...

一、前言 　　应聘IC前端相关岗位时，FIFO是最常考也是最基本的题目。FIFO经常用于数据缓存、位宽转换、异步时钟域处理。随着芯片规模的快速增长，灵活的system verilog成为设计/验证人 ...

gate env； 　　　　　　setuphold，recrem指定的delay signal只有在 ...