FPGA：verilogHDL简单小结
FPGA（Field Programmable Gate Array）现场 可编程 逻辑门 阵列； 是主要使用逻辑门(LE)和查找表(LUT)来生成逻辑电路的器件，还包含可编程逻辑，互连线，寄存 ...
原文：VerilogHDL扫盲
以下大部分内容摘自VerilogHDL扫盲篇： 学习VerilogHDL语言不像学习一些高级语言，对于高级语言来说它们已经是完成品了，其外它们还有很多被隐藏的指令，这些好处无疑是减轻了学习者的负担。相反的VerilogHDL语言既是完成品，既不是完成品，就是因为它太自由了... 所以往往会让学习者感到疑惑，很疲惫和浮躁 我不学了 。学习VerilogHDL语言需要一段过渡期的，快则半年，普通则 年 ...
2012-04-19 14:28 0 10777 推荐指数：
相关推荐
VerilogHDL编译预处理
编译预处理语句 编译预处理是VerilogHDL编译系统的一个组成部分，指编译系统会对一些特殊命令进行预处理，然后将预处理结果和源程序一起在进行通常的编译处理。以”`” (反引号)开始的某些标识符是编译预处理语句。在Verilog HDL语言编译时，特定的编译指令在整个编译过程中有效(编译 ...
在VerilogHDL中调用VHDL的模块
最近忽然要用到在VerilogHDL中调用VHDL的模块，从网上找了例程，把自己会忘掉的东西记在这里，。 2选1多路复用器的VHDL描述：entity mux2_1 is port( dina : in bit; dinb : in bit; sel : in bit; dout : out ...
VerilogHDL常用的仿真知识
在描述完电路之后，我们需要进行对代码进行验证，主要是进行功能验证。现在验证大多是基于UVM平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是 ...
VerilogHDL可综合设计的注意事项
可综合的语法已经记录得差不多了，剩下一些遗留的问题，在这里记录一下吧。 一、逻辑设计 （1）组合逻辑设计 下面是一些用Verilog进行组合逻辑设计时的一些注意事项： ①组合逻辑可以得 ...
「扫盲」Elasticsearch
前言 只有光头才能变强。 文本已收录至我的GitHub精选文章，欢迎Star：https://github.com/ZhongFuCheng3y/3y 不知道大家的公司用El ...
Zookeeper 扫盲
Zookeeper 扫盲 :disappointed_relieved: 配置文件详解： tickTime：基本事件单元，以毫秒为单位，这个时间作为 Zookeeper 服务器之间或客户端之间维持心跳的时间间隔 dataDir：存储内存中数据库快照的位置，顾名思义 ...
ECMAScript 6 扫盲
的同学做一个简单的扫盲。 1. let、const 和 block 作用域 let 允许创建块级作 ...