SystemVerilog MCDF验证结构


MCDF的设计和验证花费的时间:(工作中假设的时间)

 

 

 

design  cycle time  ==10days

how about 验证?verify?

 

 模块越往上(大’)验证花费的时间越来越大,但是design是相反的。

 


免责声明!

本站转载的文章为个人学习借鉴使用,本站对版权不负任何法律责任。如果侵犯了您的隐私权益,请联系本站邮箱yoyou2525@163.com删除。



 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM