用Verilog来实现d触发器2分频的Verilog hdl程序

本文转载自查看原文 2020-06-03 14:41 742

module divide_2(clk,rst,clk_out);

input clk,rst;
output clk_out;

reg clk_out;

always @(posedge clk or negedge rst)
if(!rst)
  begin
   clk_out<=0;
  end
else
  begin
   clk_out<=~clk_out;
  end

endmodule

本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。

猜您在找 D触发器的二分频电路 Verilog HDL学习_1：分频器/PWM的实现 Verilog学习笔记简单功能实现（一）...............D触发器基本D触发器、同步D触发器和异步D触发器的Verilog描述 T触发器，JK触发器的verilog实现 verilog之锁存器和触发器简单时序逻辑电路的verilog实现，包括D触发器、JK触发器、锁存器、寄存器、基于verilog的分频器设计（奇偶分频原理及其电路实现：上） verilog实现奇数倍分频分频器的verilog设计