Xilinx FPGA功耗评估

本文转载自查看原文 2020-04-26 14:11 1381 FPGA

1、UG440 XPE（Xilinx Power Estimator）
2、功耗包括静态功耗和动态功耗

    动态功耗的动态部分（易操作）
    动态功耗的静态部分
    静态功耗，降低功耗，
    电压和功耗关系

    P(staic) = V^3
    P(dynamic) = V^2
        1
        2

3、静态功耗是三极管漏电流

    静态功耗跟温度有关系
    芯片规模下，静态功耗小
4、IO 功耗比较小，

5、BRAM消耗的功耗会比较大,

    no change 相对于write first 和read first模式功耗最低
    enable rate速率越小，功耗越小
    可选择low power模式，分BRAM操作但是会多出译码逻辑，normal模式是并行同时操作BRAM
    BRAM块分的越小功耗越小，但是逻辑和布局会变大
6、GTH

    low power mode
    DFE mode

7、PS，大约2-4W（normal）

vivado 里面设置 Power optimition（不成熟）, 对timing输出不好，功耗降低不大（0.9W）

免责声明！

本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。

猜您在找 Xilinx FPGA 的PCIE 设计 Xilinx与Altera的FPGA基本结构 Xilinx 7系列 FPGA选型 Xilinx FPGA LVDS应用 Xilinx FPGA全局介绍【FPGA】xilinx IOBUF的用法你真的会Xilinx FPGA的复位吗？ Xilinx FPGA 的 DNA 加密浅谈FPGA资源评估关于Xilinx FPGA/ZYNQ的引脚定义