FPGA时钟问题——Jitter与Skew


skew通常是时钟相位上的不确定,而jitter是指时钟频率上的不确定。造成skew和jitter的原因很多。

由于时钟源到达不同寄存器所经历路径的驱动和负载的不同,时钟边沿的位置有所差异,因此就带来了skew。

而由于晶振本身稳定性,电源以及温度变化等原因造成了时钟频率的变化,就是jitter。

 

Jitter通常用UIpp来表征,UI相当于接口比特率的倒数,例如当通过截止频率为20Hz和100kHz的单击带通滤波器进行测试时,在60秒内测得的2048kHz和2048kbit/s输出接口固有抖动不应超过0.05UIpp;当通过截止频率为10Hz和40kHz的单击带通滤波器进行测试时,在60秒内测得的1544kbit/s输出接口固有抖动不应超过0.015UIpp


免责声明!

本站转载的文章为个人学习借鉴使用,本站对版权不负任何法律责任。如果侵犯了您的隐私权益,请联系本站邮箱yoyou2525@163.com删除。



 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM