異步FIFO的verilog實現與簡單驗證（調試成功）

最近在寫一個異步FIFO的時候，從網上找了許多資料，文章都寫的相當不錯，只是附在后面的代碼都多多少少有些小錯誤。 於是自己寫了一個調試成功的代碼，放上來供大家參考。 非原創 原理參考下面： 原文 ...

verilog event 用法

在testbench中，可以使用event變量觸發事件。 event變量聲明為： event var; event觸發為： ->var; 捕獲觸發為： @(var); 實例代碼如下： 10個時間單位后reset_trigger事件被觸發，捕獲后將reset設置 ...