看了一段時間的DDR手冊，感覺大體有一點了解了，想要實際上板調試，然而實驗室可用的開發板不多，拿了一塊zynq板看了看，DDR確實有，但是已經集成了控制器，而且控制器還放到了PS端，PL只能通 ...

　　之前最常用的一個attribute就是mark_debug了，語法如下：(*mark_debug="ture"*)。 　　今天又學到幾個新的，原文在這里：http://china.xili ...

問題描述：在安裝完成VIVADO2017.4后，安裝過程無錯誤，但啟動時短時顯示VIVADO2017的loading節目，接着空白一段時間后，顯示如下提示： 在反復卸載VIVADO重裝后，問題還 ...

VIVADO時序分析練習 時序分析在FPGA設計中是分析工程很重要的手段，時序分析的原理和相關的公式小編在這里不再介紹，這篇文章是小編在練習VIVADO軟件時序分析的筆記，小編這里使用的是18.1版 ...