先來一個整體圖 一. 大致關系： CPU Cache --> 前端總線 FSB (下圖中的Bus) --> Memory 內存 CPU 為了更快的執行代碼。於是當從內存中讀取數據 ...

一、摘要 三級緩存，MESI緩存一致性協議，指令重排，內存屏障，JMM，volatile。單拿一個出來，想必大家對這些概念應該有一定了解。但是這些東西有什么必然的聯系，或者他們之間究竟有什么前世今生 ...

 在前面 內存系統重排序提到，*“寫緩存沒有及時刷新到內存，導致不同處理器緩存的值不一樣”*，出現這種情況是糟糕的，所幸處理器遵循**緩存一致性協議**能夠保證足夠的可見性又不過多的損失性能。  緩 ...

起因 在閱讀百度的發號器 uid-generator 源碼的過程中，發現了一段很奇怪的代碼： 這里面有6個看上去毫無作用的volatile long變量（標紅）。如果這是我自己寫的代 ...