系 列 XILINX系列FPGA/CPLD芯片解密型號 Lattice-Vantis M4A3-64/ ...

1.PLD/FPGA/CPLD PLD（Programmable Logic Device）:可編程邏輯器件，數字集成電路半成品，芯片上按照一定的排列方式集成了大量的門和觸發器等基本邏輯元件 ...

第一個FPGA工程----點亮開發板上的3個LED燈 1.新建FPGA工程 開啟Quartus2的畫面 File--New Project Wizard..指定工程的路徑與工程名 指定 ...

本文主要介紹了Lattice CPLD/FPGA集成開發環境的使用方法，並通過點亮開發板（Mach XO2 Breakout Board）上位號為D2的LED這一實例來演示其開發流程。 1 ...

基於Verilog HDL整數乘法器設計與仿真驗證 1.預備知識 整數分為短整數，中整數，長整數，本文只涉及到短整數。短整數：占用一個字節空間，8位，其中最高位為符號位（最高位為1表示為負 ...

1.同步動態掃描 多個數碼管的顯示采用的是同步動態掃描方法，同步動態掃描指的是：行信號和列信號同步掃描，是一種並行操作。 2.數碼管驅動電路實現思路 如果要求數碼管 ...

1.了解VGA協議 VGA協議有5個輸入信號，列同步信號（HSYNC Signal），行同步信號（VSYNC Signal），紅-綠-藍，顏色信號（RGB Signal）。 一幀屏幕的顯示 ...

我們知道FPGA/CPLD中的時序邏輯都是以一個時鍾為時間單位，但是有時會需要對某個信號進行低於一個時鍾的延遲，比如用延遲時間來調節SPI等總線中時鍾與數據的建立保持時間，該如何操作？ 通過實際驗證 ...