花費 10 ms
高速AD中的LVDS和FPGA

通常情況下,模擬輸入信號通過高速ADC的量化輸出的數字信號需要交給FPGA進行處理。如果高速ADC采用LVDS輸出,那么經量化處理過的數字信號將會有非常多的LVDS數據差分對。而LVDS數據接 ...

Tue Jul 17 15:56:00 CST 2018 0 2597

 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM