信號發生器的設計（期末課程設計）
題目：信號發生器的設計 設計一個信號源，可以輸出三種波形（正弦波，方波，三角波），通過按鍵可以改變輸出波形，也可以改變波形的頻率，並且頻率可以通過數碼管顯示出來（頻率顯示到個位，大概正確就好，不用太准確）。 1、實現正弦波的輸出，並且能夠改變頻率，5分。 （1）實現正弦波的輸出，2分 ...
原文：函數發生器課程設計（Multisim仿真+PCB實物）
首先展示仿真原理圖 PCB圖和實物焊接測試圖 一 設計要求： 頻率范圍為： Hz，頻率控制方式為：用可調電阻手動控制信號頻率 通過改變控制電壓Uc實現壓控頻率 VCF 輸出電壓：正弦波UPP V 幅度連續可調，鋸齒波UPP V 斜率連續可調，方波UPP V 占空比連續可調 波形特性：方波上升時間小於 uS 三角波非線性失真小於 正弦波諧波失真小於 。 二 方案選擇： 方案一：利用比較器產生方波,后 ...
2021-12-14 12:05 0 1030 推薦指數：
相關推薦
用VHDL設計正弦信號發生器
正弦信號發生器的結構由3部分組成： 1、計數器或地址信號發生器，要根據ROM大小來確定地址發生器寬度。（其實驗選擇6位地址信號發生器給ROM） 2、正弦信號數據存儲ROM（地址寬度6位，數據寬度8位），包含64個字的完整正弦波數據（1個完整周期） 3、8位D/A模塊（采用TLC5602超高頻數模轉換器 ...
簡易信號發生器的設計
晚上寫了一個簡易的信號發生器的程序，上機驗證成功，通過了 Signal Tap II驗證。 Mif 文件的數據是通過 mif_maker2010 這個軟件生成的，它的使用教程通過這個鏈接可以找到：https://www.cnblogs.com/qidaiymm/p ...
Verilog -- 序列發生器的設計
Verilog -- 序列發生器的設計 @(verilog) 目錄 Verilog -- 序列發生器的設計 1. 題目 2. 思路1 - 狀態機實現 3. 思路2 - 移位寄存器實現 4. 思路3 -- 計數器+組合邏輯 ...
python實現簡單函數發生器
最近學校又抽風把我自動化系的苦逼童鞋留下做課設，簡直無聊到爆的-->用VB實現函數發生器，（語言不限制） 大伙不知從哪搞來的MATLAB版本，於是幾十個人就在這基礎上修修改改蒙混過關了，可我實在不想用MATLAB 寫（要是被抓了，幾十個人0分，那場面->。->）,用VB ...
Java課程設計——計算器
1.團隊課程設計博客鏈接 http://www.cnblogs.com/yuanj/p/7072137.html 2.個人負責模塊或任務說明 確定課題並進行任務分工 編寫計算器刪除，清零，清空，小數點，取±運算的實現代碼 編寫四則運算的實現代碼 3.自己的代碼提交記錄截圖 ...
基於FPGA的DDS信號發生器的設計與實現
一、實現環境 軟件：Quartus II 13.0 硬件：MP801 二、DDS基本原理 DDS（Direct Digital Synthesizer）即數字合成器，是一種新型的頻率合成 ...
基於FPGA的DDS任意波形發生器設計
一、簡介 DDS技術最初是作為頻率合成技術提出的，由於其易於控制 ，相位連續，輸出頻率穩定度高，分辨率高, 頻率轉換速度快等優點，現在被廣泛應用於任意波形發生器(AWG)。基於DDS技術的任意波形發生器用高速存儲器作為查找表，通過高速D/A轉換器來合成出存儲在存儲器內的波形 ...