數字邏輯與EDA設計
-------------讀《數字邏輯與EDA設計》(廣工版)小結 目錄 第一章 數字邏輯基礎 1.1數制與碼制★★★ 數制 碼制 1.2基本及常用的邏輯運算★★ 1.2邏輯函數表示方法★★ 1.3邏輯函數的化簡 ...
原文：數字邏輯實踐3->EDA技術與Verilog設計
本文屬於EDA技術概述類文章。對EDA技術現狀進行介紹。 EDA技術及其發展 概念 EDA Electronic Design Automation ，指的是以計算機為工作平台，以EDA軟件工具為開發環境，以PLD期間或者ASIC專用集成電路為目標期間設計實現電路系統的一種技術。 電子CAD Computer Aided Design 狹義的CAD 偏重於 制圖 和 建模 幾何模型 ，廣義CAD即 ...
2021-11-23 15:52 0 1361 推薦指數：
相關推薦
數字邏輯實踐2->Verilog編寫規范
來源：數字邏輯與Verilog設計實驗課講解，個人做的筆記與整理。 00 規范的重要性 良好的編程風格有利於減少消耗的硬件資源，提高設計的工作頻率 。 提高系統的可移植性和可維護性。 程序的格式化能體現程序員的基本素質和整個團隊的風貌。 01 命名規則 有C ...
EDA電子設計技術與應用
EDA電子設計技術與應用 電子設計自動化（英語：Electronic design automation，縮寫：EDA）是指利用計算機輔助設計（CAD）軟件，來完成超大規模集成電路（VLSI）芯片的功能設計、綜合、驗證、物理設計（包括布局、布線、版圖、設計規則檢查等）等流程的設計方式。 EDA ...
數字邏輯實踐5->Verilog語法 | wire 與 reg 的選擇與特性總結
問題起因：最初學習數字邏輯設計理論的時候還沒有注意到，在實驗課上寫代碼的時候發現了一個問題： 對於源碼模塊的變量定義，何時定義為reg、何時定義為wire？它們各自又有什么特性和物理意義？ 1. wire wire是網絡數據類型的關鍵字。 網絡數據類型表示結構實體(例如門)之間的物理連接 ...
基於Verilog HDL 的數字時鍾設計
基於Verilog HDL的數字時鍾設計 一、實驗內容： 利用FPGA實現數字時鍾設計,附帶秒表功能及時間設置功能。時間設置由開關S1和S2控制，分別是增和減。開關S3是模式選擇：0是正常時鍾顯示；1是進入調分模式；2是進入調時模式；3是進入秒表模式，當進入秒表模式時，S1具有啟動 ...
數字邏輯實踐4->面向硬件電路的設計思維--FPGA設計總述
本文是對實驗課上講解的“面向硬件電路的設計思維”的總結，結合數字邏輯課本，進行提煉和整理。 主要來源是課件與本人整理，部分參考了網絡大佬的博客。 本文主要介紹不同於之前軟件設計思維的硬件設計思維，從非阻塞賦值、並行、面積速度轉換、同步電路設計原則、模塊划分設計、if-case對比等方面進行整理 ...
數字電路與邏輯設計
://www.bilibili.com/video/BV1NE411r7dr 基礎門電路 基礎邏輯代數 式(8 )、 ...
《Verilog數字系統設計教程》第3版 夏宇聞
目錄 目錄 目錄 第1章 Verilog的基本知識 第2章 Verilog語法的基本概念 第2版 第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 ...