IC基礎(五)：設計中的復位
一般來說，同步系統，都使用異步復位。這是因為同步復位的電路實現，比異步復位的電路實現，要浪費更多電路資源。 工程實踐中，確實見過由於未做異步復位的同步處理，而出現大概率系統死機現象（復位的作用域是很 ...
原文：IC設計基礎
一 前言 這一周連續兩場線下面試，緊接着又是微信視頻面試，從連續三天的面試中，收獲頗豐 存在的問題： 一是對項目細節模糊 二是IC基礎知識薄弱 具體表現是，在面試過程中，如被問到DDR 和千兆以太網的知識，講不清楚，如DDR 的IP的輸入數據位寬和時鍾之類，DDR 的架構，標注項目系統框圖的時鍾和數據流等 ，用Verilog實現 . . 的代碼，小數 . 用八位無符號二進制位表示，不能准確寫出來， ...
2021-10-15 18:18 0 1818 推薦指數：
相關推薦
IC基礎(四)：設計中的時鍾
1、同步設計 在同步設計中，由單個主時鍾和單個主置位 / 復位信號驅動設計中所有的時序器件。 1）避免使用行波計數器 2）門控時鍾 3）雙邊沿或混合邊沿時鍾 4）用觸發器驅動另一個觸發器的異步復位端 2、 時鍾/時鍾樹的屬性 一般的時鍾，我們都指的是全局時鍾，全局時鍾在芯片 ...
校招基礎——IC設計
1、IC設計的基本流程 1.需求分析 分析用戶或市場的需求，並將其翻譯成對芯片產品的技術需求。（Office） 2.規格制定 芯片需要達到的具體功能和性能方面的要求。 （Office） 3.方案設計 根據設計的功能需求和算法分析的結果，設計芯片的構架，並對不同的方案進行比較，選擇 性能價格 ...
IC基礎(二)：設計中常見的時序問題
1.扇出太多引起的時序問題 信號驅動非常大，扇出很大，需要增加驅動能力，如果單純考慮驅動能力可以嘗試增加 buffer 來解決驅動能力，但在插入buffer的同時增加了 route 的延時，容易 ...
IC基礎(三)：設計中常用的時序優化方法
參考書目：英文版：《advanced FPGA design》 中文版：《高級FPGA設計，結構，實現，和優化》 解決數字電路中時序問題的八大忠告 忠告一：如果時序差的不多，在1ns以內，可以通過修改綜合、布局布線選項來搞定，如果差的多，就得動代碼。 忠告二：看時序報告，找到 ...
【IC設計基礎】MOS管的開關速度和寬長比的關系
當mos管用做開關時，寬長比越大切換速度是越快還是越慢呢?比如開關管a的W/L=10u：1u，開關管b的W/L是1u：1u。a的導通電阻小，b的寄生電容小，那么到底是導通電阻小時切換速度快還是寄生電容 ...
IC基礎(八)：數字電路設計中常用的算法
本篇章節將對數字電路設計中常用的算法展開詳解。 1 德·摩根定律 摩根定律在數學上是一個集合的問題，在數字電路設計是經常會用到，來做一些模型的轉換與電路優化。 這兩條定律是： 1.(我喜歡你而且你喜歡我）都不成立=(我不喜歡你)或者(你不喜歡我) NOT (A AND B ...