背景 最近做一個光柵尺信號數據並行處理的項目（大概40路信號），加上了各種處理組件之后，vivado自帶的仿真的速度特別慢，大部分時間在等待仿真結果。聽過modelsim仿真的速度較快，因此就計划做聯合仿真。另外我的開發環境在Ubuntu 18.04下進行。 安裝 參考eetop論壇 ...

原文鏈接：http://www.lujun.org.cn/?p=1924 我們在驗證的時候，會有對自己寫的驗證代碼進行debug的時候，往往在這個時候，我們基本是通過$display，系統函數來打印我們關心的東西，然后進行debug。但是這樣的效率是很低的。 vcs提供了單步調試的功能，並且能 ...

Synopsys 的 VCS 和 Verdi 是IC設計中使用廣泛的開發工具，需要一定的腳本編寫能力，新手往往是無法下手，入門比較困難。 因此，寫個最簡單的使用教程。教程中會用到 Makefile、VCS、Verdi，用Verilog寫個簡單的ALU，實現簡單的實現加減乘除 ...

VCS和Verdi是IC設計中常用的兩款開發工具。VCS是Synopsys公司的產品，和大家所熟知的ModeSim一樣的都是EDA仿真工具。Verdi是Nocas公司（已經被Synopsys公司收購）的產品，早前的版本叫Debussy，是一款十分優秀的Debug工具。雖然VCS中 ...

前一篇介紹了使用Verdi的后處理模式查看仿真波形進行調試，此外Verdi還支持交互模式，可以調用外部仿真器，下面介紹Verdi調用VCS進行交互模式仿真的方法。注意，這里介紹的方法需要2016版的VCS和Verdi，舊版本不支持。 第一步，調用VCS生成simv。 這里使用 ...

1 什么是后仿真？ 后仿真也成為時序仿真，門級仿真，在芯片布局布線后將時序文件SDF反標到網標文件上，針對帶有時序信息的網標仿真稱為后仿真。 2 后仿真是用來干嘛的？ 檢查電路中的timing violation和 test fail，一般都是已知的問題。一般后仿真花銷2周左右的時間 ...

- irun有意思的地方，其幫助命令 irun -helphelp irun -helpall --------------- yxr:簡單點說，就是添加動態庫的路徑名，LD_LIBRARY_PAH,然后調用時添加 原文：https://blog.csdn.net ...

**參考 http://www.cnblogs.com/crazybingo/archive/2012/03/02/2376640.html ---By SOCquan 1 聯合功能仿真l quartus 11.1中編寫好代碼，舉例如下： 進行編譯以檢查錯誤； 自動生成 ...