LOJ2476. 「2018 集訓隊互測 Day 3」蒜頭的獎杯 & LOJ2565. 「SDOI2018」舊試題（莫比烏斯反演）
題目鏈接 LOJ2476：https://loj.ac/problem/2476 LOJ2565：https://loj.ac/problem/2565 題解 參考照搬了 wxh 的博客。 為了方便，下文用 \((x, y)\) 表示 \({\rm gcd}(x, y)\)。 先分析 ...
原文：「loj - 2850」「ROI 2018 Day 2」無進位加法
link。 以前以為自己會證時間復雜度，后來考到原題發現自己證偽了，草。 從高到低確定 sum b 的每一位是否可以為 。 枚舉第 p 位是否可以為 時，比第 p 位低的位全部填 ，比第 p 位高的保留不變，得到一個 sum b 。之后看是否存在一個 b i 滿足要求。 相當於我們需要把 sum b 的每個 分配給某個 i 也即， b i 的這一位為 ，使得 a i leq b i 。 簡單的觀察 ...
2021-06-05 12:00 1 225 推薦指數：
相關推薦
超前進位加法器
概述 之前學習了一位半加器與一/四位全加器的相關知識，接着學習超前進位加法器加深認識 八位級聯進位加法器 設計文件 采用硬件行為方式描述八位全加器 仿真結構圖 仿真文件 仿真波形 說明：首先在設計文件中，由最開始的進位輸入ci逐級傳遞給c，最后 ...
數電——超前進位加法器
一、串行（行波）進位加法器 進行兩個4bit的二進制數相加，就要用到4個全加器。那么在進行加法運算時，首先准備好的是1號全加器的3個input。而2、3、4號全加器的Cin全部來自前一個全加器的Cout，只有等到1號全加器運算完畢，2、3、4號全加器才能依次進行進位運算，最終 ...
32位先行進位加法器的實現
我的verilog處女作，已通過ise仿真，未進行FPGA開發板仿真。【處女作，一天半查資料，半天敲寫，兩天調試，共八九次修改。】 一、總體設計： 1.電子計算機是由具有各種邏輯功能的邏輯部件組成的,加法器就屬於其中的組合邏輯電路。如果對傳統的加法器電路進行改進,在超前進位鏈的基礎上,用一種新 ...
32位先行進位加法器的實現
一、總體設計： 1.電子計算機是由具有各種邏輯功能的邏輯部件組成的,加法器就屬於其中的組合邏輯電路。如果對傳統的加法器電路進行改進,在超前進位鏈的基礎上,用一種新的超前進位鏈樹的設計方法不僅可以克服串行進位加法器速度低的缺點,也可以解決單純的超前進位加法器帶負載能力不足等問題,從而在實際電路中使 ...
加法器的verilog實現（串行進位、並聯、超前進位、流水線）
總結：從下面的Timing summary來看，流水線的頻率最高、並行加法器次之，串行進位加法器再次，超前進位加法器最慢。按理論，超前進位加法器應該比串行進位加法器快，此處為何出現這種情況，原因未知。並行加法器因為使用加法符號實現的，從RTL圖上也可以看到，具體是用加法器實現的，這個加法 ...
【LOJ】#2493. 「BJOI2018」染色
題面 題解 推結論大題……然而我推不出什么結論 奇環顯然是NO 如果一個聯通塊里有兩個分離的環，也是NO 如果一個聯通塊里，點數為n，邊數為m m <= n的時候，是YES m &g ...
LOJ #2542「PKUWC2018」隨機游走
$ Min$-$Max$容斥真好用 $ PKUWC$滾粗后這題一直在$ todolist$里 今天才補掉..還要更加努力啊.. LOJ #2542 題意：給一棵不超過$ 18$個節點的樹，$ 5000$次詢問，每次問從根隨機游走走遍一個集合的期望步數 $ Solution:$ 考慮 ...