校招Verilog——頻率檢測計
要求： 參考時鍾 50Mhz，檢測時鍾為 1-200Mhz，寫出Verilog來。 一、設計 二、仿真 ...
原文：校招Verilog——序列檢測機【轉】
一 序列檢測發生器 以產生 的序列為例，設計代碼如下： 仿真結果如下： RTL視圖如下： 用了 位的移位寄存器，需要 個觸發器來實現。 二 序列檢測機 Moore型 檢測序列 ，檢測到輸出為 ，否則輸出為 。 Moore型 無重疊檢測的狀態轉移圖 無重疊檢測，即如果出現 ，只會檢測到一個 。 Verilog代碼 有重疊檢測 無重疊檢測，即如果出現 ，會檢測到兩個 。只需要將無重疊檢測的狀態轉移圖里 ...
2020-08-17 20:52 0 845 推薦指數：
相關推薦
校招Verilog——數據拼接
一、整數倍拼接 二、非整數倍拼接 ...
校招Verilog——同步FIFO和異步FIFO
一、同步FIFO 1、代碼 2、仿真 二、異步FIFO 1、分析 （1）格雷碼 比較空滿時，需要讀寫地址進行判斷，二者屬於跨時鍾域，需要進行打拍的 ...
校招Verilog——冒泡排序
...
校招基礎——數電和Verilog
1、邏輯函數的表示方法 常用的邏輯函數表示方法有邏輯真值表，邏輯函數式，邏輯圖，波形圖，卡諾圖和硬件描述語言等。 2、什么是格雷碼？ 在一組數的編碼中，若任意兩個相鄰的代碼只有一位二進制數 ...
FPGA 狀態機-序列檢測器verilog
實現功能：檢測出串行輸入數據4位Data二進制序列0101，當檢測到該序列的時候，out=1，否則out=0 （1）給出狀態編碼，畫出狀態圖 （2）門電路實現 （3）verilog實現 首先規定Q3Q2Q1為剛輸入的三位數，接下來要輸入的數是A,Z為輸入A以后的狀態機的輸出結果，則可以畫出 ...
校招Verilog——串並轉換和並串轉換
一、串並轉換 二、並串轉換 參考資料：https://blog.csdn.net/Reborn_Lee ...
校招Verilog——glitch free時鍾切換電路
要求： 用 Verilog 實現 glitch free 時鍾切換電路。輸入 sel，clka，clkb，sel 為 1 輸出 clka，sel 為 0 輸出 clkb。 一、有毛刺寫法 二、兩個時鍾是倍數關系 三、兩個時鍾 ...