一、整數倍拼接 二、非整數倍拼接 ...

一、序列檢測發生器 　　以產生 11010 的序列為例，設計代碼如下： 仿真結果如下： RTL視圖如下： 　　用了 5 位的移位寄存器，需要 5 個觸發器來實現。 ...

一、同步FIFO 1、代碼 2、仿真 二、異步FIFO 1、分析 （1）格雷碼 　　比較空滿時，需要讀寫地址進行判斷，二者屬於跨時鍾域，需要進行打拍的 ...

...

1、邏輯函數的表示方法 常用的邏輯函數表示方法有邏輯真值表，邏輯函數式，邏輯圖，波形圖，卡諾圖和硬件描述語言等。 2、什么是格雷碼？ 在一組數的編碼中，若任意兩個相鄰的代碼只有一位二進制數 ...

要求： 　　參考時鍾 50Mhz，檢測時鍾為 1-200Mhz，寫出Verilog來。 一、設計 二、仿真 ...

一、串並轉換 二、並串轉換 參考資料：https://blog.csdn.net/Reborn_Lee ...

要求： 　　用 Verilog 實現 glitch free 時鍾切換電路。輸入 sel，clka，clkb，sel 為 1 輸出 clka，sel 為 0 輸出 clkb。 一、有毛刺寫法 二、兩個時鍾是倍數關系 三、兩個時鍾 ...