【轉】簡談基於FPGA的千兆以太網
原文地址： http://blog.chinaaet.com/luhui/p/5100052903 大家好，又到了學習時間了，學習使人快樂。今天我們來簡單的聊一聊以太網，以太網在FPGA學習中屬於比較高級的內容了，有些同學肯定會感覺以太網學習起來非常不容易。其實，我可以告訴大家，前期 ...
原文：基於FPGA的千兆以太網的實現
一 簡介 一般來說，我們要將 FPGA 板子上采集的數據傳輸到 PC 端有多種方式，如 UART USB 千兆網 光纖 PCIe等手段，感覺還是千兆網傳輸的性價比最高，實現上不是很難，傳輸速率也比較快。以太網的分類有標准以太網 Mbit s ，快速以太網 Mbit s 和千兆以太網 Mbit s 。隨着以太網技術的飛速發展，市場上也出現了萬兆以太網 Gbit s ，它擴展了IEEE . 協議和MA ...
2020-07-08 19:09 0 2608 推薦指數：
相關推薦
FPGA設計千兆以太網MAC（2）——以太網協議及設計規划
上篇該系列博文中通過MDIO接口實現了PHY芯片的狀態檢測，驗證其已處於1000M 全雙工工作模式。在設計MAC邏輯之前，要先清楚MAC與PHY之間的接口以及以太網協議細節，這樣才能保證網絡的兼容性。本文內容多來自Xilinx官方文檔pg051 tri-mode-eth-mac. ...
FPGA設計千兆以太網MAC（3）——數據緩存及位寬轉換模塊設計與驗證
由VerilogHDL實現。需要注意的是用戶數據包位寬32bit，因此包尾可能有無效字節，而轉換為8bit位寬數據幀后 ...
基於FPGA的以太網開發
基於FPGA的以太網開發，在調試過的FPGA玩家開來，其實算不上很難的技術！但是如果只是菜鳥級別的選手，沒有調試過的話，就有些頭疼了！早在自己在實習的時候，就接觸到XAUI（萬兆以太網口）接口，但是由於某些原因沒能參與調試，成為了自己的遺憾，這次在Altera平台下開發百兆以太網，想通過博文的方式 ...
【小梅哥FPGA進階學習之旅】基於Altera FPGA 的DDR2+千兆以太網電路設計
DDR2電路設計 在高速大數據的應用中，高速大容量緩存是必不可少的硬件。當前在FPGA系統中使用較為廣泛的高速大容量存儲器有經典速度較低的單數據速率的SDRAM存儲器，以及速度較高的雙速率DDR、DDR2、DDR3型SDRAM存儲器，DDR系列的存儲器都需要FPGA芯片有對應的硬件電路結構支持 ...
【紫光同創國產FPGA教程】【第二十三章】千兆以太網傳輸實驗
本原創教程由芯驛電子科技（上海）有限公司（ALINX）創作，版權歸本公司所有，如需轉載，需授權並注明出處（http://www.alinx.com）。 適用於板卡型號： PGL22G 1. 簡介 本實驗將實現FPGA芯片和PC之間進行千兆以太網數據通信, 通信協議采用Ethernet ...
【重新發布，代碼開源】FPGA設計千兆以太網MAC（1）——通過MDIO接口配置與檢測PHY芯片
原創博客，轉載請注明出處：【重新發布，代碼開源】FPGA設計千兆以太網MAC（1）——通過MDIO接口配置與檢測PHY芯片 - 沒落騎士 - 博客園 https://www.cnblogs.com/moluoqishi/p/9118283.html 一、前言 本文設計思想采用 ...
千兆以太網（4）：發送——組建以太網心跳包
心跳包就是在客戶端和服務器間定時通知對方自己狀態的一個自己定義的命令字，按照一定的時間間隔發送，類似於心跳，所以叫做心跳包。心跳包在GPRS通信和CDMA通信的應用方面使用非常廣泛。數據網關會定時 ...