IC基礎(二)：設計中常見的時序問題
1.扇出太多引起的時序問題 信號驅動非常大，扇出很大，需要增加驅動能力，如果單純考慮驅動能力可以嘗試增加 buffer 來解決驅動能力，但在插入buffer的同時增加了 route 的延時，容易出現時序報告評分問題。 解決該問題常用方法為進行驅動信號邏輯復制，即對扇出很大的信號產生邏輯 ...
原文：IC基礎(三)：設計中常用的時序優化方法
參考書目：英文版： advanced FPGA design 中文版： 高級FPGA設計，結構，實現，和優化 解決數字電路中時序問題的八大忠告 忠告一：如果時序差的不多，在 ns以內，可以通過修改綜合 布局布線選項來搞定，如果差的多，就得動代碼。忠告二：看時序報告，找到時序最差的路徑，仔細看看是什么原因導致，先看邏輯級數是多少 是哪種電路有問題，乘法器或者RAM接口數據，弄清楚哪兒的問題。忠告三： ...
2020-05-29 09:00 0 1748 推薦指數：
相關推薦
IC基礎(八)：數字電路設計中常用的算法
本篇章節將對數字電路設計中常用的算法展開詳解。 1 德·摩根定律 摩根定律在數學上是一個集合的問題，在數字電路設計是經常會用到，來做一些模型的轉換與電路優化。 這兩條定律是： 1.(我喜歡你而且你喜歡我）都不成立=(我不喜歡你)或者(你不喜歡我) NOT (A AND B ...
IC基礎(六)：時序分析過程需要的相關計算以及處理方法
時序分析的基本步驟： 一個合理的時序約束可以分為以下步驟： 時序約束整體的思路如下： 先是約束時鍾，讓軟件先解決內部時序問題；（在這一步驟中可以適當加入時序例外，以便時序通過） 然后再加入IO的延遲約束； 最后針對沒有過的時序，添加時序例外 ...
IC設計基礎
一 前言 這一周連續兩場線下面試，緊接着又是微信視頻面試，從連續三天的面試中，收獲頗豐！ 存在的問題： 一是對項目細節模糊； 二是IC基礎知識薄弱； 具體表現是，在面試過程中，如被問到DDR3和千兆以太網的知識，講不清楚，如DDR3的IP的輸入數據位寬和時鍾之類，DDR3的架構 ...
數字IC前后端設計中的時序收斂（二）--Setup違反的修復方法
本文轉自：自己的微信公眾號《數字集成電路設計及EDA教程》 里面主要講解數字IC前端、后端、DFT、低功耗設計以及驗證等相關知識，並且講解了其中用到的各種EDA工具的教程。 考慮到微信公眾平台上面發布的很多推文百度搜索不到，所以以后的推文也會在這里進行轉載。 數字IC設計中 ...
數字IC前后端設計中的時序收斂（五）--Max Transition違反的修復方法
本文轉自：自己的微信公眾號《數字集成電路設計及EDA教程》 里面主要講解數字IC前端、后端、DFT、低功耗設計以及驗證等相關知識，並且講解了其中用到的各種EDA工具的教程。 考慮到微信公眾平台上面發布的很多推文百度搜索不到，所以以后的推文也會在這里進行轉載。 數字IC設計中 ...
深度學習中常用的優化方法
附python代碼如下: 原始的pdf文檔如果需要可以在https://pan.baidu.com/s/1GhGu2c_RVmKj4hb_bje0Eg下載. ...
數字IC前后端設計中的時序收斂（三）--Hold違反的修復方法
本文轉自：自己的微信公眾號《數字集成電路設計及EDA教程》（二維碼見博文底部） 里面主要講解數字IC前端、后端、DFT、低功耗設計以及驗證等相關知識，並且講解了其中用到的各種EDA工具的教程。 考慮到微信公眾平台上面發布的很多推文百度搜索不到，所以以后的推文也會在這里進行轉載 ...