數字后端低功耗 - 多種低功耗技術及其在IC后端布局中的應用
本文轉自：自己的微信公眾號《集成電路設計及EDA教程》 推文主要內容： LPP: Low Power Placement GLPO: Gate-level power opt 低功耗技術： Buffer Insertion Cell Sizing ...
原文：低功耗技術及其后端物理實現--多閾值電壓技術
本文轉自：自己的微信公眾號 集成電路設計及EDA教程 理論： 漏電流隨着閾值電壓Vt的增加而指數下降，如下圖所示： 我們可以通過在不同的時序路徑上使用不同閾值電壓的標准單元來降低漏電流。 低閾值電壓標准單元：速度快 泄漏功耗高 高閾值電壓標准單元：速度慢 泄漏功耗低。 綜合和布局布線工具可以根據功耗和時序的需求自動選擇不同閾值的標准單元。例如，在時序的關鍵路徑上采用低閾值電壓單元，而在非關鍵路徑上 ...
2020-02-16 15:06 0 954 推薦指數：
相關推薦
對低功耗藍牙技術(4.0)的初步了解（一）
什么是BLE BLE即Bluetooth Low Energy，低功耗藍牙技術，是一種短距無線通信技術，它被設計時的目標不是為了非常快速的通信，而是為了實現一種短距的，低成本的，低功耗的通信。在目前被廣泛使用的版本為V4.0版本，隨着SIG(藍牙技術聯盟)的技術標准更新，V4.1，V4.2 ...
DDR相關的低功耗技術之PASR、TCSR、DPD
隨着智能機的發展，DDR內存容量越來越大，bank數量越來越多，功耗也越來越大。在不需要的時候關閉部分bank，或者降低自刷新頻率，或者進入深度低功耗模式。有三種DDR技術用來降低功耗： PASR(Partial Array Self-Refresh)，根據內存使用情況，調整內存位置，盡量空閑 ...
低功耗設計技術--Multi VDD--Level shifter
本文轉自：自己的微信公眾號《集成電路設計及EDA教程》 前面的推文中我們分別介紹了低功耗設計中的Multi-VDD技術以及門控電源技術。在實際的低功耗設計中，門控電源技術中也常常結合Multi-VDD技術一起使用。 在使用了Multi-VDD技術之后，設計中會形成多個Power ...
BLE低功耗藍牙關鍵技術解析與應用
\EDR 相比，BLE 有這三大特性，從而實現低功耗：縮短無線開啟間、 快速建立連接、降低收發峰值功耗 ...
低功耗設計技術--門控電源（Power/Ground Gating）--Power Switching Cell
本文轉自：自己的微信公眾號《集成電路設計及EDA教程》 概念： Power/Ground Gating是集成電路中通過關掉那些不使用的模塊的電源或者地來降低電路漏電功耗的低功耗設計方法。該方法能降低電路在空閑狀態下的靜態功耗，還能測試Iddq。 理論： 在電路中的某些模塊進入休眠 ...
（數字IC）低功耗設計入門（八）——物理級低功耗設計&to be continued？
前面學習了從系統級到門級的低功耗設計，現在簡單地了解了一下物理級設計。由於物理級的低功耗設計與后端有關了，這里就不詳細學習了。這里主要是學習了一些基本原則，在物理級，進行低功耗設計的基本原則是: ·對於設計中翻轉活動很頻繁的節點，采用低電容的金屬層進行布線 ...
STM32與FreeRTOS實現低功耗
各自的低功耗特性，以及在配合使用時如何去實現產品的低功耗。 一、STM32F769 芯片的三種低 ...