樂鑫科技2020秋招筆試題——數字IC
原題： 請將下面這段 C 語言描述的串行處理過程，轉換為單拍完成的並行處理，並用可綜合的 Verilog 來描述。 unsigned char cal_table_high_first(u ...
原文：秋招 應聘FPGA/數字IC筆試面試經驗分享（簡單列舉FPGA/數字IC公司）
.自我介紹 我是一名二本院校的電氣自動化專業的本科生，因為自己的愛好，喜歡FPGA開發，兩年的開發經驗，用FPGA開發並完成三個省級科研立項並獲得一個A類競賽國家一等獎。目前簽約上海艾為電子，數字IC設計工程師崗位，薪資 k 。 .經驗分享 找工作不僅是對你平時學習積累的考驗，更是對表達能力 自我展現以及心理素質的考驗。雖然這是我第一次找工作，但是已經有了幾次的面試經驗，所以在面試時候我還是游刃 ...
2019-09-28 19:52 0 541 推薦指數：
相關推薦
FPGA/IC筆試——大疆
1.對於同步fifo，每100個cycle可以寫入80個數據，每10個cycle可以讀出8個數據，fifo的深度至少為？ 寫時鍾頻率 w_clk,讀時鍾頻率 r_clk,寫 ...
FPGA/IC筆試——華為（2）
涉及數字IC功耗、驗證、測試、時序、數電相關問題。 一、單選題 1.下列功耗措施哪個可以降低峰值功耗（B） A. Power Gating B. 大幅度提高HVT比例 C. 靜態模塊級Clock Gating D. Memory Shut Down 解析 ...
FPGA/IC筆試——華為
1. 在Verlog HDL中對於initial語句，說法錯誤的是（） A. 在仿真過程中只執行一次 B. 可用於給實際電路賦初值 C. 在模擬的0 時刻開始執行 D. 多個 initial ...
FPGA/IC筆試——商湯科技
1、如果線網類型變量說明后未賦值，起缺省值是（z）？ 2、電子系統設計優化，主要考慮提高資源利用率減少功耗（即面積優化）以及提高運行速度(即速度優化) ,下列方法 ( A)不屬於面積優化。 A、流 ...
FPGA/IC筆試——雜七雜八
1：什么是同步邏輯和異步邏輯？（漢王） 同步邏輯是時鍾之間有固定的因果關系。異步邏輯是各時鍾之間沒有固定的因果關系。 同步時序邏輯電路的特點：各觸發器的時鍾端全部連接在一起， 並接在系統時 ...
數字IC筆試集錦
1華為2中興3匯頂4nvidia5地平線6展訊7后端 https://www.cnblogs.com/wt-seu/p/12664792.html ...
數字IC設計驗證-秋招指南
前言 現在距離正式九月正式秋招還有4個月，距離八月提前批還有3個月，相信不少粉絲都在盤算着為工作做准備。今天，我以一個過來者的身份跟大家分享分享，關於秋招如何准備以及一些注意事項，希望大家能夠有所收獲。同時也感謝在求職過程中給予我幫助的同學們。 整體概述 我將對秋招的准備分為兩個部分，就像 ...