本文設計思想采用明德揚至簡設計法。上一篇博文中定制了自定義MAC IP的結構，在用戶側需要位寬轉換及數據緩存。本文以TX方向為例，設計並驗證發送緩存模塊。這里定義該模塊可緩存4個最大長度數據包，用戶根據需求改動即可。 　　該模塊核心是利用異步FIFO進行跨時鍾域處理，位寬轉換 ...

一、簡介 　　一般來說，我們要將 FPGA 板子上采集的數據傳輸到 PC 端有多種方式，如 UART、USB、千兆網、光纖、PCIe等手段，感覺還是千兆網傳輸的性價比最高，實現上不是很難，傳輸速率也比較快。以太網的分類有標准以太網（10Mbit/s），快速以太網（100Mbit/s）和千兆 ...

原創博客，轉載請注明出處：【重新發布，代碼開源】FPGA設計千兆以太網MAC（1）——通過MDIO接口配置與檢測PHY芯片 - 沒落騎士 - 博客園 https://www.cnblogs.com/moluoqishi/p/9118283.html 一、前言　　 　　本文設計思想采用 ...

作者：楊領well 來源：CSDN 原文：https://blog.csdn.net/yanglingwell/article/details/81266408 版權聲明：本文為博主原創文章，轉載請附上博文鏈接！ TCP/IP協議(2): 以太網(IEEE 802.3)協議 —— 構成有線局域網 ...

mac地址： 　　head中包括的源和目標地址由來：ethernet規定接入internet的設備都必須 ...

DDR2電路設計 在高速大數據的應用中，高速大容量緩存是必不可少的硬件。當前在FPGA系統中使用較為廣泛的高速大容量存儲器有經典速度較低的單數據速率的SDRAM存儲器，以及速度較高的雙速率DDR、DDR2、DDR3型SDRAM存儲器，DDR系列的存儲器都需要FPGA芯片有對應的硬件電路結構支持 ...

原文地址： 　　http://blog.chinaaet.com/luhui/p/5100052903 大家好，又到了學習時間了，學習使人快樂。今天我們來簡單的聊一聊以太網，以太網在FPGA學習中屬於比較高級的內容了，有些同學肯定會感覺以太網學習起來非常不容易。其實，我可以告訴大家，前期 ...

基於FPGA的以太網開發，在調試過的FPGA玩家開來，其實算不上很難的技術！但是如果只是菜鳥級別的選手，沒有調試過的話，就有些頭疼了！早在自己在實習的時候，就接觸到XAUI（萬兆以太網口）接口，但是由於某些原因沒能參與調試，成為了自己的遺憾，這次在Altera平台下開發百兆以太網，想通過博文的方式 ...