RTL基本知識：VCD內部解剖
VCD(ValueChange Dump)是用ASCII記錄了被選擇信號在仿真過程中的變化情況,同時還記錄了一些測試向量生成時的仿真信息,例如仿真時間精度等.目前常用的VCD主要有兩種格式: 四值格式:記錄了信號的數值變化情況,這里的數值僅包含0,1,x,z,不包含相關信號強度的信息; 擴展 ...
原文：RTL基本知識：邏輯強度模型(Logic Strength Model)
本文主要介紹HDL語言中常用的邏輯強度模型,並且以Verilog示例為主,最后介紹VHDL中常用的各種邏輯值系統.Verilog中提供了大量的模型用於模擬具體的硬件電路,例如and,or,nmos等,同時為了更加精確的模擬具體的電路信號強弱變化情況 信號的傳輸 充放電等行為,依據信號的邏輯強度模型,用不同的信號強度描述信號在電路傳輸中的狀態,用以進一步提高仿真的精確度,特別是對於分析多種驅動來源同 ...
2018-07-29 11:16 0 1243 推薦指數：
相關推薦
RTL基本知識：關於disable fork的誤解
分析說明: initial"塊"在仿真開始時執行,開啟進程procedure_0,創建一個對應的可執行的線程.該進程中開啟了5個進程(ini_p ...
thinkphp模型層Model、Logic、Service講解
thinkphp模型層Model、Logic、Service講解 時間：2014-08-24 15:54:56 編輯：一切隨緣 文章來源：php教程網 已閱讀：771 次 js特效源碼，就從 ...
【基本知識】CLB、Slice、logic cell、LUT...
邏輯資源： 以Xilinx-SPARTAN6-XC6SLX25為例 LC ---Logic Cell---邏輯單元 首先介紹概念最簡單的邏輯單元，Logic Cell是Xilinx定義的一種標准，用於確定不同系列器件的“大小”。而在所有器件中，LC與LUT ...
【基本知識】CLB、Slice、logic cell、LUT...
邏輯資源： 以Xilinx-SPARTAN6-XC6SLX25為例 LC ---Logic Cell---邏輯單元 首先介紹概念最簡單的邏輯單元，Logic Cell是Xilinx定義的一種標准，用於確定不同系列器件的“大小”。而在所有器件中，LC與LUT ...
RTL基本知識：慣性延遲和傳輸延遲
1 基本概念 在數字實現過程中，延遲一般有以下幾種： 分布式延遲（Distributed Delays） 一般用來指定模塊內部信號通過邏輯單元或者線網耗費的時間。 模塊路徑延遲（Module Path Delays） 模塊路徑一般指從源（輸入端口或者輸入輸出端口）到目的（輸出端口 ...
RTL基本知識：奇數分頻器
【設計要求】 實現占空比為50%的奇數分頻器(示例以三分頻為例). 【原理分析】 在進行數字電路設計的過程中,分頻器是設計中使用頻率較高的一種基本設計之一,雖然很多廠家都提供特定的電路模塊對時鍾進行分頻、倍頻以及特定相移等,但是對於時鍾要求不高的邏輯,特別是在仿真過程中,使用硬件描述語言 ...
RTL基本知識：參數三姐妹-parameter-localparam-specparam
在Verilog中，parameter既不屬於變量范疇也不屬於線網范疇，經常用來定義一個標志符代表一個常量，所以參數的值在仿真運行的過程中不能進行修改。但是通過使用參數，可以提高程序的可讀性、可復用 ...