原文:【原創】閆悅川FPGA 之 python 編寫FPGA代碼,pyverilog寫verilog的代碼

一 簡要說明 python是很好用的一門語言,功能也越來越強大。慢慢的,它的觸角也伸到了FPGA上,最近有傳言PYNQ,我先呵呵一下,畢竟新東西,想打破之前的思維另立門戶,還有很長一段路要走的。 python有第三方支持的pyverilog庫,目前已經亮相了。使用pycharm的同學,在Files目錄下面的setting里,可以安裝。還是比較方便的。 前段時間,pyverilog的那個大會,給了一 ...

2018-07-19 16:53 0 3373 推薦指數:

查看詳情

原創FPGA:TFT LCD液晶屏 FPGA 代碼

原創】TFT LCD液晶屏的FPGA代碼 隨着FPGA的發展,尤其是ZYNQ和Cyclone V的出現,LCD液晶屏的顯示在FPGA上的應用得到了 很大的發展。 用邏輯去圖片,畢竟不是強項。但是配合ARM進行顯示,還是有很大的用處的。 廢話就不多說了,之前調試 ...

Wed Jul 04 22:00:00 CST 2018 1 1518
原創FPGA輕松入門:開發環境搭建

1、安裝軟件前要知道的 Quartus 和 ISE 目前業內用主要用的軟件,如果你還沒有軟件安裝包,我特地分享了下,我的百度雲盤下載鏈接如下: 注意1:Quartus II 14.1是支持c ...

Sat Jul 21 00:05:00 CST 2018 1 1650
原創FPGA輕松入門教程:初學者的迷惑,入門需要知道的

一、初學者常見問題 很多初學者說FPGA入門好麻煩,尤其是原來一些寫過C代碼的同學,覺得FPGA代碼邏輯性太強,寫起來完全不像C那樣靈活。 我的觀點: 1、FPGA其實入門是非常簡單的,你覺得復雜,估計是你被帶到糞坑里面去了,自己沒跳出來。 2、C語言有編譯器,會幫你把代碼邏輯 ...

Fri Jul 20 00:19:00 CST 2018 0 4439
FPGA按鍵去抖verilog代碼

按鍵去抖的原因及其分類就不羅嗦了。 在這里解釋一段代碼代碼是網上找的,看了半天沒懂,無奈查了半天想了半天,終於明白了。。。 module sw_debounce(clk,rst_n,sw1,sw2,sw3,//outputled_d3,led_d4,led_d5);input clk ...

Fri Dec 09 23:30:00 CST 2016 0 3511
Verilog代碼FPGA硬件的映射關系(一)

  代碼和硬件之間的映射關系是一個很奇妙的過程,也展現出人類的智慧。單片機內部的硬件結構都是固定的,無法改變,我們通過代碼操作着寄存器的讀寫,來執行各種復雜的任務。FPGA的硬件結構並不像單片機一樣是固定好的,而是由更加原始的基本邏輯單元構成,我們需要用HDL語言來描述我們要實現的功能,而並不需要 ...

Wed May 08 19:28:00 CST 2019 0 880
FPGA_verilog_RGB轉YUV代碼分享

關於RGB和YUV的基本概念,請自行百度,此文略,本文主要講一下轉換的部分代碼。 在做視頻處理的時候,經常要用到色域的轉換,RGB轉YUV是非常常見的一種轉換,那么我們在實際工程中應該怎么做呢?(注:本文的RGB轉YUV是12bit轉12bit的) 首先是找打轉換的公式,這里我用的是如下的公式 ...

Sat Apr 29 22:11:00 CST 2017 0 1385
(原創)defparam的應用(Verilog,CPLD/FPGA)

1.Abstract 在同一個模塊被多次例化的時候,改變參數構建不同的硬件實體是一個很好的選擇。特別是今天幫一個朋友調試一個比較復雜的邏輯,深有體會。這個也是一個小技巧,回來也查了許多資料, ...

Mon Nov 24 00:04:00 CST 2014 0 5044
自己動手CPU(基於FPGAVerilog)

  大三上學期開展了數字系統設計的課程,下學期便要求自己一個單周期CPU和一個多周期CPU,既然要學,就記錄一下學習的過程。   CPU——中央處理器,顧名思義,是計算機中最重要的一部分,功能就是周而復始地執行指令。其實開始做這部分之前,想到CPU就覺得很麻煩,畢竟時計算機內部最重要的東西 ...

Wed Apr 04 04:29:00 CST 2018 0 865
 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM