基於TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速數據處理核心板
一、板卡概述 該DSP+FPGA高速信號采集處理板由我公司自主研發，包含一片TI DSP TMS320C6678和一片Xilinx FPGA K7 XC72K325T-1ffg900。包含1個千兆網口，1個FMC HPC接口。可搭配使用AD FMC子卡、圖像FMC子卡等，用於軟件無線電系統，基帶 ...
原文：TMS320C6678外部存儲器DDR3硬件設計以及軟件調試
TMS C 外部存儲器DDR 硬件設計以及軟件調試 文章主要介紹了一下，TMS C DSP的DDR 的硬件設計需要注意的問題以及相應的軟件調試的問題。 作者:jiangwenj 轉載請注明 一 硬件設計 本設計參考TI公司的樣板設計，在樣板的基礎上，為了節約成本和空間，刪除了DDR 的ECC。只留下 片Samsung公司的K B G G，總內存為 MB。DDR 擁有 等多個數據傳輸頻率，設計使用 ...
2018-07-05 23:06 0 1248 推薦指數：
相關推薦
202-基於TI DSP TMS320C6678、Xilinx K7 FPGA XC72K325T的高速數據處理核心板
基於TI DSP TMS320C6678、Xilinx K7 FPGA XC72K325T的高速數據處理核心板 一、板卡概述 ...
基於TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速數據處理核心板
一、板卡概述 該DSP+FPGA高速信號采集處理板由我公司自主研發，包含一片TI DSP TMS320C6678和一片Xilinx FPGA K7 XC72K325T-1ffg900。包含1個千兆網口，1個FMC HPC接口。可搭配使用AD FMC子卡、圖像FMC子卡等，用於軟件無線電系統，基帶 ...
FPGA DDR3調試
FPGA DDR3調試 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的開發工具Xilinx ISE中提供了MIG IP核，設計者可以用它來直接生成 DDR3 控制器設計模塊，並通過 MIG 的 GUI 圖形界面完成相關配置。 首先，建立ISE工程 ...
DDR3調試總結
DDR3調試總結 本文為原創，轉載請注明作者與出處 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的無知少年，由於項目需求、工作需要，有幸深入研究DDR3，中間也確實歷經各種盲目階段，查詢資料、建立 ...
FPGA設計之——DDR3
一、硬件設計 1、DDR3顆粒一側，控制線、地址線線序不能交換； 2、DDR3顆粒一側，數據線可隨意交換； 3、FPGA一側，控制線、地址線、數據線均有專用引腳，需全部按要求連接。 這樣一是為了硬件布線能通，二是保證了FPGA分配引腳時不會亂，按照專用引腳規定的分配即可 ...
DDR3調試總結
本文為原創，轉載請注明作者與出處 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的無知少年，由於項目需求、工作需要，有幸深入研究DDR3，中間也確實歷經各種盲目階段，查詢資料、建立工程、調試 ...
DDR3調試筆記
最近針對黑金的光纖開發板上的DDR3進行了代碼學習及板級調試。該模塊功能流程已經搞清楚，以后針對DDR3的控制模塊可以直接修改調用了，哦也！ 有幾個需要注意的細節列舉如下： （1）整個DDR3控制模塊的架構要清楚，方便以后使用（數據的產生源和消耗源）； 首先說明整個DDR3的工程模塊 ...