本文首發於微信公眾號“花螞蟻”，想要學習FPGA及Verilog的同學可以關注一下。 1. if_else語句 if語句是用來判定所給定的條件是否滿足，根據判定的結果（真或假)決定執行給出的兩種操作之一。Verilog HDL語言提供了三種形式的if語句。 (1). if(表達式)語句 ...

條件語句可以分為if_else語句和case語句兩張部分。 A)if_else語句 三種表達形式 1） if（表達式） 2）if（表達式） 3）if（表達式1） 語句1； 語句 ...

塊語句是指將兩條或者兩條以上的語句組合在一起，使其在格式上更像一條語句。塊語句分為兩種： 1）用begin_end語句，通常用來標識順序執行的語句，用它標識的塊稱作順序塊； 2）用fork_join語句，通常用來標識並行執行的語句，用它標識的塊稱作並行塊。 A）順序塊 begin ...

在Verilog中存在着4種類型的循環語句，用來控制執行語句的執行次數。 1）forever語句： 連續執行的語句。 2）repeat語句： 連續執行n次的語句。 3）while語句： 執行語句，直至某個條件不滿足。 4）for 語句： 三個部分，盡量少用或者不用 ...

二、電路設計（語法） 1、設計不用的語法 a）initial【設計不用，仿真時用】 b）task/function【設計不用、仿真很少用】 c）for/while/repeat/forever【設計不用、仿真很少用】 d）integer【設計不用】 e）模塊內部最好不要有X態、Z態 ...

在Verilog HDL語言中，信號有兩種賦值方式。 A）非阻塞賦值（Non-Blocking）方式（如：b<=a;） (1)在語句塊中，上面語句所賦值的變量不能立即為下面的語句所用； (2)塊結束后才能完成這次賦值操作，賦值的職位上次賦值得到的； (3)在編寫可綜合的時序邏輯模塊時 ...

一、常量 　　常量按類型分為數字常量、字符常量和其他。 1.數字常量 　　數字常量分為整數和實數。 　　整數的表示形式：<+/-><數字位寬>'<數字類型> ...

歡迎大家關注我的微信公眾賬號，支持程序媛寫出更多優秀的文章 Verilog中總共有十九種數據類型，我們先介紹四個最基本的數據類型，他們是： reg型、wire型、integer型、parameter型 1 常量 　　1.1 數字integer 　　　　整數：b二進制 d ...