Tcl與Design Compiler （十二）——綜合后處理
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 概述 前面也講了一些綜合后的需要進行的一 ...
原文：Tcl與Design Compiler （一）——前言
已經學習DC的使用有一段時間了，在學習期間，參考了一些書，寫了一些總結。我也不把總結藏着掖着了，記錄在博客園里面，一方面是記錄自己的學習記錄，另一方面是分享給大家，希望大家能夠得到幫助。參考的書籍有很多，大概如下： 虞希清老師的 專用集成電路設計實用教程 西電出版社的 數字IC系統設計 好像還有 SoC設計方法與實現 數字集成電路設計與技術 當然，還有synopsys公司的Design Compi ...
2017-03-25 11:43 3 7640 推薦指數：
相關推薦
Tcl與Design Compiler （四）——DC啟動環境的設置
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 主要內容有： ·啟動環境的概述 ·路 ...
Tcl與Design Compiler （九）——綜合后的形式驗證
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 這里來講一下formality的使用，貌似跟tcl和DC沒有很強的聯系；然而說沒有聯系，也是不正確的。在綜合完成之后，可以進行形式驗證 ...
Tcl與Design Compiler （十一）——其他的時序約束選項（二）
寄存器的建立和保持的要求。此外進行可測性設計(design for test)時，為了提高測試的覆蓋率， ...
Tcl與Design Compiler （六）——基本的時序路徑約束
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 時序約束可以很復雜，這里我們先介紹基本的 ...
Tcl與Design Compiler （三）——DC綜合的流程
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 1、基本流程概述 首先給三個圖，一個圖是高層次 ...
Tcl與Design Compiler （十）——其他的時序約束選項（一）
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 之前講了基本的時序路徑約束，現在我們來看一下 ...
Tcl與Design Compiler （二）——DC綜合與Tcl語法結構概述
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 1、邏輯綜合的概述 synthesis = t ...