zedboard如何從PL端控制DDR讀寫(四)
PS-PL之間的AXI 接口分為三種：• 通用 AXI（General Purpose AXI） — 一條 32 位數據總線，適合 PL 和 PS 之間的中低速通信。接口是透傳的不帶緩沖。總共有四個通用接口：兩個 PS 做主機，另兩個 PL 做主機。• 加速器一致性端口（Accelerator ...
原文：zedboard如何從PL端控制DDR讀寫(一)
看了一段時間的DDR手冊，感覺大體有一點了解了，想要實際上板調試，然而實驗室可用的開發板不多，拿了一塊zynq板看了看，DDR確實有，但是已經集成了控制器，而且控制器還放到了PS端，PL只能通過AXI接口訪問。 無奈另外兩塊開發板也這樣，索性就用AXI去控制吧，正好還能再復習一遍AXI。 先簡單介紹一下zynq，其全稱是ZedBoard Zynq Evaluation and Developme ...
2016-07-15 11:44 0 9318 推薦指數：
相關推薦
zedboard如何從PL端控制DDR讀寫(六)
上一節說到了DDR尋址的問題，如下圖： 從官方文檔上我們看到了DDR的地址是從0008_0000開始的，那么我們開始修改Xilinx給我們提供的IP核代碼。其實很簡單，上一節已經分析了地址停留在0000_1000的原因，現在我們只需要把write_burst_counter的位寬變大 ...
zedboard如何從PL端控制DDR讀寫(七)
前面已經詳細介紹了從PL端如何用AXI總線去控制DDR的讀寫，並且從AXI_BRESP的返回值來看，我們也是成功寫入了的。但是沒有通過別的方式來驗證寫入的數據的話，總是感覺差了點什么。 今天試了一把從PS端直接讀取DDR里面的數據，剛好跟PL端寫入的一樣，這下可以放心的認為我們寫入成功 ...
zedboard如何從PL端控制DDR讀寫(五)
有了前面的一堆鋪墊。現在終於開始正式准備讀寫DDR了，開發環境：VIVADO2014.2 + SDK。 一、首先要想在PL端通過AXI去控制DDR，我們必須要有一個AXI master，由於是測試，就不自己寫了，直接用package IP生成，方法如下： 1.選擇 ...
zedboard如何從PL端控制DDR讀寫(二)——AXI總線
雖然Xilinx已經將和AXI時序有關的細節都封裝起來，給出了官方IP和向導生成自定義IP，用戶只需要關注自己的邏輯實現，但是還是有必要簡單了解一下AXI的時序，畢竟咱是做硬件設計的。 AXI ...
zedboard如何從PL端控制DDR讀寫(三)——AXI-FULL總線調試
之前的項目和培訓中，都只用到了AXI-Lite或者AXI-Stream，對於AXI-FULL知之甚少，主要是每次一看到那么多接口信號就望而卻步了。 現在為了調試DDR，痛下決心要把AXI-FULL弄懂。 前面已經介紹了基本的接口信號，本文主要是總結一下使用AXI-FULL調試的過程 ...
10PL讀寫PS端DDR(FDMA AXI4總線實戰)
、答疑解惑！ 10.1概述 FDMA是米聯客的基於AXI4總線協議定制的一個DMA控制器。有了這個IP ...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL讀寫PS端DDR數據
Vivado工程目錄為“pl_read_write_ps_ddr/vivado”。 實驗vitis工程目錄 ...