我的 FPGA 學習歷程（05）—— 使用 Modelsim 仿真工具
在第 3 篇中講到了如何使用圖形進行仿真激勵輸入，圖形輸入法盡管簡單易學，但如若要求復雜的仿真輸入激勵、較長的仿真時間或是要求打印輸出信息乃至輸出文件日志則顯得不夠用了。 本篇以上一篇的 3-8 譯碼器為基礎，講一下 Modelsim 仿真工具的使用 ...
原文：我的 FPGA 學習歷程（03）—— 使用 Quaruts 自帶仿真工具
在上一篇中詳細的介紹了怎樣創建原理圖工程，這篇同樣使用原理圖工程新建一個多路選擇器，目的是學習使用圖形輸入的仿真工具輸入仿真激勵。 新建工程，並繪制以下的原理圖。 編譯項目，會多出一個警告： Critical Warning : No exact pin location assignment s for pins of total pins，其大致意思是在目標器件上有四個引腳沒有被分配，由於這 ...
2015-11-16 13:14 0 3325 推薦指數：
相關推薦
FPGA基於ISE的DDR3的IP核調用以及歷程仿真（4）
上一節。我們已經把USB2.0的同步讀寫都調試通過，包括使用CHIPSCOP抓取波形，但是USB2.0的功能絕不是僅僅這些，但是基於本次項目我們只需要這些。那么下來就是我們要講解一下幾乎每一個大項目都要用到的DDR。 具體關於DDR的一些基礎知識，大家自行補習。話不多 ...
Altera自帶的RAM仿真學習
(1)單口RAM 1.無讀使能rden信號的ModelSim功能仿真： 在不使用讀使能rden信號的情況下，單口RAM仿真結果表明： 1.寫使能wren為高時，寫數據操作有效； 2.寫使能wren為低時，讀數據操作有效； 3.寫有效（高）時，輸出端q輸出為剛寫入的數據； 4.一般 ...
我的 FPGA 學習歷程（09）—— 時序邏輯入門
講到這篇時，組合邏輯就告一段落了，下面是一些總結： 描述組合邏輯時，always 語句中的敏感信號列表中需要列出全部的可能影響輸出的變量 描述組合邏輯時，always 語句中的賦值總是使用阻塞賦值符號 = 組合邏輯是描述輸入和輸出關系的功能塊，由於延時的原因，輸出可能會有毛刺 ...
我的 FPGA 學習歷程（01）—— FPGA 基礎知識和 Quartus 的安裝
高級的嵌入式市場主要分為以下三類：ARM、DSP 和 FPGA。 其中 ARM 是行業內的佼佼者，目前幾乎所有的安卓智能手機都使用 ARM 授權的 CPU架構；而 DSP（數字信號處理器） 早年就被大面積的應用與電話、DVD、通訊基站等領域。DSP 與 ARM 的區別 ...
我的 FPGA 學習歷程（16）—— 區分可綜合和不可綜合的 Verilog 語法以及 Modelsim 獨立使用方法
Verilog語言的可綜合語法與不可綜合語法 Verilog HDL 大致可以分為一下幾個標准：Verilog-95,Verilog-2001 和 SystemVerilog。隨着標准版本的升級，新 ...
FPGA 開發流程 --> 仿真與modelsim使用
仿真的概念 完成了設計輸入以及成功綜合、布局布線之后，只能說明設計符合一定的語法規范。但是是否滿足要求的功能，是不能保證的，還需要通過仿真流程對設計進行驗證。仿真的目的就是在軟件環境下，驗證電路的行為和設想的行為是否一致。 仿真分為功能仿真和時序仿真。 （1）功能仿真 ...
我的 FPGA 學習歷程（15）—— Verilog 的 always 語句綜合
，也是結構最復雜的部分。筆者初學時經常為 always 語句的編寫而苦惱，不知道使用哪種賦值語句，不了解兩 ...