在Verilog-2001中新增了語句generate，通過generate循環，可以產生一個對象（比如一個元件或者是一個模塊）的多次例化，為可變尺度的設計提供了方便，generate語句一般在循環和條件語句中使用，為此，Verilog-2001增加了四個關鍵字generate ...

1，Verilog中generate for的用法 2，generate使用總結 3，Verilog中generate的使用 ...

  Verilog中分阻塞賦值和非阻塞賦值兩種，組合邏輯多用阻塞賦值，此時使用begin···end語句，將一條執行完再執行下一句，即順序執行。   而時序邏輯多是並行執行，多用非阻塞賦值，begin···end語句的作用只是相當於函數的花括號，將一段語句划分成塊，但是在塊里語句依然是並行執行 ...

關鍵字:assign deassign force release 1. 連續賦值語句（Continuous Assignments） 連續賦值語句是Verilog數據流建模的基本語句，用於對線網進行賦值，等價於門級描述，是從更高的抽象角度來對電路進行描述。連續賦值語句 ...

1. 連續賦值語句（Continuous Assignments） 連續賦值語句是Verilog數據流建模的基本語句，用於對線網進行賦值，等價於門級描述，是從更高的抽象角度來對電路進行描述。連續賦值語句必須以關鍵詞assign開始。 連續復制的主要特點是： 連續賦值語句的左值 ...

case 的執行過程： 計算 case expression，只計算一次，然后按照代碼順序從上向下和 case item 逐個比較 比較過程中，如果有 default 分支，則暫時先忽略 如果有某個 item 和 expression 匹配，則執行此 item 下的語句 ...

這幾天一直在糾結阻塞與非阻塞的問題，到現在基本弄清楚了。在糾結這個問題的時候，還順便弄清楚了前仿真與后仿真，Verilog的分層事件隊列，使用系統任務的一些原則等。這些問題以后再說，現在只談一下我對阻塞與非阻塞的理解。 概念這東西，還是引用教材中的比較好。 關於阻塞：計算 ...

always語句包括的所有行為語句構成了一個always語句塊。該always語句塊從仿真0時刻開始執行其中的行為語句；最后一條執行完成后，再開始執行其中的第一條語句，如此往復循環，直到整個仿真結束。因此，always語句塊常用於對數字電路中一組反復執行的活動進行建模。比如大家熟知的時間信號 ...