東芝線陣CCD芯片TCD1305DG驅動時序設計
最近在做微型光譜儀，用到了東芝的CCD芯片TCD1305DG，該芯片是單行3648像素，輸出信號是時間上離散的模擬信號，典型輸出速率為0.5M，即每2000ns輸出一個像素值（模擬信號），芯片內部集成了相關雙采樣電路，直接輸出穩定的像元電壓值，而不是傳統的三階梯信號。TCD1305DG需要三路驅動 ...
原文：CCD 驅動 時序理解
由於項目的需要，接觸到perkinelmer 公司生產的CCD sensor 年末了，好好回顧下 目前生產CCD傳感器的公司有dalsa，e v,toshiba,sony等，perkinelmer公司目前主要從事醫療設備以及生物工程等，其傳感器生產與銷售已經分離出去，由埃賽力經營，好了，廢話不多說，我們來探討下該CCD驅動時序吧 CCD驅動信號不多包含以下： PG：photo gate TG: t ...
2015-02-13 11:36 0 2103 推薦指數：
相關推薦
線陣CCD-TCD1209采集系統&驅動設計
關鍵字：CPLD+AD9945+TCD1209+CY7C68013A TCD1209，一款經典的CCD線陣單色傳感器。本次設計一款基於usb2.0高速采集圖像。 CPLD+AD9945+TCD1209+CY7C68013A 一、 電路設計 1、 電源使用usb統一供電和數 ...
IIC總線-時序理解
轉載：http://blog.csdn.net/skyflying2012/article/details/8237881 最近2周一直在調試IIC和SPI總線設備，這里記錄一下2種總線，以備后忘。 ...
IIC時序的理解
據，須在SCL為低電平時驅動 SDA 線至適當的電平（SDA 為低則表明該位為 0，為高則表明該位為 1）。 ...
FPGA時序約束理解記錄
最近整理了一下時序約束的內容，順便發出來分享記錄一下。 任何硬件想要工作正常，均需滿足建立和保持時間，至於這個概念不再陳述。 下面將重點介紹兩個概念：建立余量和保持余量。FPGA內部進行時序分析無非就是計算這兩個余量，為正，則時序滿足要求，否則不滿足。 FPGA在與外部器件打交道時，端口 ...
spi slave及master接口驅動及傳輸時序
spi slave驅動spi slave驅動在kernel中可以主要參考spidev.c,這是一個字符驅動，可以匹配kernel中的多個名稱為“spidev”的spi設備，分析這個文件，主要有以下幾個重點：1. 如何編寫多設備公用驅動2. 如何封裝讀寫請求到spi框架層3. spi message ...
（轉）讓你徹底理解：靜態時序分析
估計面試的時候都會讓大家解釋一下建立時間和保持時間，幾乎所有人都能背出來。建立時間（setup time）：時鍾的有效沿到來之前數據必須提前穩定的時間。保持時間（hold time）：時鍾有效沿到來之 ...
Binder驅動理解
1、Binder的三層架構 2、BC、BR的理解 通信模型 Binder協議包含在IPC數據中，分為兩類: BINDER_COMMAND_PROTOCOL：binder請求碼，以”BC_“開頭，簡稱BC碼，用於從IPC層傳遞到Binder Driver層 ...