Verilog語法之Verilog中求反運算符


verilog中,

“!”表示邏輯求反,“~”表示按位求反。

當對位寬為1的變量進行操作時,這兩個操作符的作用是一樣的,都是求反。

當對位寬為2的變量a[1:0]進行操作時,這兩個操作符的作用就不一樣了:“!”表示~(a[0] | a[1]),只有當a的每一位都為0時,結果才為1,條件判斷中 if(!a) 等價於 if(a == 0);“~”表示對每一位按位取反,只有當a的每一位都為1時,結果才為0。
 

 

【1】! 意思是Logical negation,邏輯取反.結果只有0和1
【2】~ 意思是 Bit-wise negation,按bit取反.結果按照位進行取反。


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM