Verilog中always組合邏輯賦初值

1. verilog語言中，如何給變量賦初值，並能保證賦初值的語句與后面的always是順序執行的

2. verilog中assign和always@(*)兩者描述組合邏輯時的差別

3. Verilog always和assign知識點

4. always實現組合邏輯.常用嗎？

5. if語句優先級(always塊中的阻塞賦值是按照順序執行的)