寫在前面
為了照顧班級(專業)里選了計算組成原理的考研同學，更好地去沖刺考研，整理了一份復習大綱，希望能給他(她)們帶來幫助。
老師畫的重點
- 數字轉化
注：主要是小數點轉化為2進制的知識點需要記一下。十進制的小數轉換為二進制,主要是小數部分乘以2,取整數部分依次從左往右放在小數點后
例如：
\((0.59375)_{10}\) 轉化2進制過程如下：
0.593752 = 1.1875 取1
0.18752 = 0.375 取0
0.3752 = 0.75 取0
0.752 = 1.5 取 1
0.5*2 = 1 取 1
所以轉化后就是.10011
-
邏輯運算
注： 與、或、異或... -
計算機幾個主要性能指標 ( p5)
注： 吞吐量、響應時間、利用率、處理機字長、總線寬度、存儲器容量、存儲器帶寬、主頻/時鍾周期、CPU執行時間、CPI、MIPS、FLOPS -
浮點數的組成 ( p22)
注： 按IEEE754標准，一個浮點數由符號位S、階碼E和尾數M三個域組成。
-
存儲器的存儲介質 ( p64)
注：按存儲介質分類：磁表面/半導體存儲器 -
存儲器分級存儲 ( p63)
注：
高速緩沖存儲器簡稱cache，它是計算機系統中的一個高速小容量半導體存儲器。
主存儲器簡稱主存，是計算機系統的主要存儲器，用來存放計算機運行期間的大量程序和數據。
外存儲器簡稱外存，它是大容量輔助存儲器
-
虛擬存儲 ( p103)
知識點比較多，建議參考書上 -
存儲周期
存儲周期：指連續啟動兩次讀操作所需間隔的最小時間。通常，存儲周期略大於存取時間，時間單位為ns -
幾個簡單的重要名稱
CPU: 中央處理器
cache: 高速緩沖存儲器
ROM: 只讀存儲器
RAM: 隨機存取存儲器
SRAM: 靜態隨機存取存儲器
DRAM: 動態隨機存取存儲器
PROM: 一次可編程只讀存儲器
EPROM: 可擦除只讀存儲器
PC: 程序計數器
RISC: 精簡指令集計算機
CISC: 復雜指令集計算機
ALU: 算術邏輯單元 -
尋址指令 ( p128 )
指令的尋址方式：順序尋址方式、跳躍尋址方式
操作數的尋址方式：隱含尋址、立即尋址、直接尋址、間接尋址、寄存器尋址、寄存器間接尋址、偏移尋址、段尋址、堆棧尋址
-
運算器的三種結構 ( p49 )
單總線結構、雙總線結構、三總線結構
-
CPU流水過程中三種沖突 ( p178 )
資源相關沖突、數據相關沖突、控制相關沖突 -
程序計數器PC ( p147 )
為了保證程序能夠連續地執行下去，CPU必須具有某些手段來確定下一條指令的地址。而程序計數器(PC) 正是起到這種作用，所以它又稱為指令計數器
PS:
CPU中主要寄存器：數據緩沖寄存器(DR)、指令寄存器(IR)、指令計數器(PC)、數據地址寄存器(AR)、通用寄存器、程序狀態字寄存器(PSWR)
-
指令周期 ( p149 )
指令周期是取出一條指令並執行這條指令的時間。指令周期常常用若干個CPU周期數來表示，CUP周期又稱為機器周期。
-
虛地址、物理地址
在用戶編制程序時使用的地址稱為虛地址或邏輯地址，對應的存儲空間稱為虛存空間或邏輯地址空間；而計算機物理內存的訪問地址稱為實地址或物理地址，對應的存儲空間稱為物理存儲空間或主存空間。 -
指令字長 ( p122)
單字長指令：指令字長度等於機器字長度的指令。
半字長指令：指令字長度等於半個機器字長度的指令。
雙字長指令：指令字長度等於兩個機器字長度的指令 -
幾個典型的指令 ( p149 )
數據傳送：
MOV 傳送 由源向目標傳送字，源和目標是寄存器
STO 存數 由CPU向存儲器傳送字
LAD 取數 由存儲器向CPU傳送字
PUS 進棧 向源向堆棧頂傳送字
POP 退棧 由源向堆向目標
算術運算：
ADD 加法 計算兩個操作數的和
SUB 減法 計算兩個操作數的差
MUL 乘法 計算兩個操作數的積
DIV 除法 計算兩個操作數的商
ABS 絕對值 一起絕對值代替操作數
NEG 變負 改變操作數的符號
INC 增量 操作數加一
DEC 減量 操作數減一 -
CPU的基本功能 ( p145)
指令控制： 程序的順序控制
**操作控制: ** 一條指令有若干操作信號實現
**時間控制: ** 指令各個操作實施時間上的定時
數據加工： 對數據進行算術運算和邏輯運算處理 -
集中式總線總裁方式 ( p198)
鏈式查詢方式、計數器定時查詢方式、獨立請求方式
-
信息的傳輸方式 ( p195)
串行傳輸，並行傳輸
PS:詳細看作業二：試比較串行處理技術和並行處理技術兩者的不同 -
PCI總線傳輸機制，協議 ( p198)
沒找到，找到后會更新 -
程序查詢方式中的外圍設備的編址方式
程序查詢方式中，用程序實現輸入/輸出的數據傳送，外圍設備有兩種不同的編制方式：一種是獨立編址，另一種是統一編址。
- 程序中斷
中斷（Interrupt）是指CPU暫時中止現行程序，轉去處理隨機發生的緊急事件，處理完后自動返回原程序的功能和技術。
中斷處理過程流程圖：
- CPU通過處理哪兩種來自通道的中斷來實現對通道的管理
通道結構的進一步發展，出現了兩種計算機I/O系統結構，一種是通道結構的I/O處理器，通常稱為輸入輸出處理器(IOP); 另一種是外圍處理器（PPU）
PS：附上老師提示語 “重點看作業，浮點數運算”
作業
作業一
一、選擇題
1、下列數中最大的數為(D)。
A. \((1000110)_2\) B. \((101)_2\) C. \((66)_{10}\) D.\((50)_{16}\)
2、與十六進制數（EA）等值的二進制數是(C)。
A．\(10111011\) B．\(10111100\) C．\(11101010\) D．\(11001011\)
3、執行下列邏輯運算：\(00110011 \cdot 10100011\)，其運算結果是（A）。
A．\(00100011\) B．\(10010011\) C．\(10000011\) D．\(10100010\)
4、ROM是（B）。
A．隨機讀寫存儲器 B．只讀存儲器 C．閃速存儲器 D．高速緩沖存儲器
二、填空題
1、某計算機字長32位，存儲容量為4GB，若按字編址，那么它的尋址范圍是1G。
2、計算機的運算器大體有三種結構形式：單總線結構、雙總線結構和三總線結構。
3、按IEEE754標准，一個浮點數由符號位S、階碼E和尾數M三個域組成。
4、ROM叫只讀存儲器，分為掩模ROM和可編程ROM兩類。
三、解答題
-
簡述cache的功能和基本原理。
cache的功能：Cache是一種高速緩沖存儲器，是為了解決CPU和主存之間速度不區配而采用的一項重要技術。其原理基於程序運行中具有的空間局部性和時間局部性特征。
cache的基本原理：CPU與cache之間的數據交換是以字為單位。而cache與主存之間的數據交換是以塊為單位。一個塊由若干字組成，是定長的。當CPU讀取內存中一個字時，便發出此字的內存地址cache和主存。此時cache控制邏輯依據地址判斷此字當前是否在cache中：若是，此字立即傳送給CPU；若非，則用主存讀周期把此字從主存讀出送到CPU，與此同時，把含有這個字的整個數據從主存讀出送到cache中 -
將下列十進制數表示為IEEE754標准的32位浮點數規划數。
（1）0.4375 （2）-17/32
四、設計題
某機字長16位，內存總容量為256K，其中ROM占地址范圍為00000H~OFFFFH，其余地址空間為RAM。請用如下存貯芯片為該機設計一個存儲器：
(1) ROM、RAM的容量各為多少？
(2) 該主存的地址線、數據線各為多少根？
(3) 用容量為32K16的ROM芯片和32K16的RAM芯片構成該存儲器，需要RAM和 ROM芯片各幾片？
作業二
一、選擇題
1、操作數地址（主存）在指令中的尋址方式為（B）方式。
A．立即尋址 B．直接尋址 C．寄存器尋址 D．寄存器間接尋址
2、流水線中造成控制相關的原因是執行（A）指令引起的。
A．條件轉移 B．訪問 C．算術和邏輯運算 D．無條件轉移
3、CPU在流水過程中會出現三種相關沖突，以下哪種不是？（D）。
A．資源相關 B．數據相關 C．控制相關 D．總線相關
4、在CPU中跟蹤指令后繼地址的寄存器是（B ）。
A．主存地址寄存器 B．程序計數器 C．指令寄存器 D．狀態條件寄存器
5、操作控制器的功能是（D ）。
A．產生時序信號
B．從主存取出一條指令
C．完成指令操作碼譯碼
D．從主存取出指令，完成指令操作碼譯碼，產生有關的操作控制信號。
6、尋址方式中，三種偏移尋址方式分別是：相對尋址、變址尋址和（ A ）。
A．基址尋址 B．寄存器尋址 C．直接尋址 D．立即尋址
7、指令字長度等於兩個機器字長度的指令稱為（C）。
A．單字長指令 B．半字長指令 C．雙字長指令 D．多字長指令
二、解答題
1、試述機器指令與微指令的關系？
答：機器指令與微指令的關系
第一，一條機器指令對應一個微程序，這個微程序是由若干條微指令序列組成，因此，一條機器指令的功能是由若干條微指令組成序列來實現的。
第二，從指令與微指令，程序與微程序，地址與微地址的一一對應關系來看，前者與內存儲器有關，后者與控制存儲器有關。
第三，每一個CPU周期就對應一條微指令。
2、試比較串行處理技術和並行處理技術兩者的不同。
答：
串行處理這種機算機的主要特征是：計算機的各個操作（如讀/寫存儲器，算術或邏輯運算，I/O操作）只能串行地完成，即任一時刻只能進行一個操作。而並行處理則使得以上各個操作能同時進行，從而大大提高了計算機的速度。廣義地講，並行性有着兩種含義：一是同時性，指兩個以上事件在同一時刻發生；二是並發性，指兩個以上事件在同一時間間隔內發生。計算機的並行處理技術可貫穿於信息加工的各個步驟和階段，概括起來，主要有三種形式：①時間並行②空間並行③時間並行+空間並行
3、已知\(x= 0.5625\)，\(y=-0.3125\)，利用浮點數的運算規則，求\((x+y)_\text{浮}\)。（保留4位有效數字）
解：
第一步：檢查是否為0，將兩個十進制數用規格化的二進制表示。
\(x=0.1001=1.001×2^{-1}\) \(y=-0.0101=-1.01×2^{-2}\)
第2步：對階，階碼小的向階碼大的看齊，將y的小數點左移一位，則\(y=-0.101×2^{-1}\)
第3步：求和，兩個數的有效數位相加，\(x+y=1.001×2^{-1}+（-0.101×2^{-1}）=0.1×2^{-1}\)
第4步：規格化，檢查是否溢出 \(x+y=1.0×2^{-2}\)由於127>=-2>=-126，因此，結果無溢出。
第5步：舍入處理：無需處理\(x+y=(0.01)_2=(0.25)_{10}\)
作業三
一、選擇題
- 總線仲裁有三種方式，分別是(D), 計數器定時查詢方式和獨立請求方式。
A、中斷請求方式 B、分布式方式 C、流水線方式 D、鏈式查詢方式 - 集中式總線仲裁中，(A) 方式對電路故障最敏感。
A、鏈式查詢方式 B、獨立請求方式 C、中斷請求方式 D、計算器定時
二、填空題
- 計算機系統中，信息的傳輸方式有兩種，分別是串行傳輸和並行傳輸。
- PCI是一個與處理器無關的高速外圍總線，它采用了同步時序 和 集中式總裁策略，並具有自動配置能力。
- 程序查詢方式中，用程序實現輸入/輸出的數據傳送，外圍設備有兩種不同的編制方式：一種是獨立編址，另一種是統一編址。
- CPU可以通過處理來自通道的中斷實現對通道的管理，這種中斷有兩種，一種是
內中斷數據傳送結束中斷，另一種是外中斷故障中斷。 - 通道的發展，出現了兩種計算機I/O系統結構，一種是輸入輸出處理器(IOP)，另一種是外圍處理器(PPU)
- 按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。
三、問答題
-
什么是單總線結構？其特點是什么？
答：單總線結構：它是一組總線連接整個計算機系統的各大功能部件，各大部件之間的所有的信息傳送都通過這組總線。其優點是允許 I/O 設備之間或 I/O設備與內存之間直接交換信息，只需 CPU 分配總線使用權，不需要 CPU 干預信息的交換。所以總線資源是由各大功能部件分時共享的。缺點是由於全部系統部件都連接在一組總線上，所以總線的負載很重，可能使其吞量達到飽和甚至不能勝任的程度。故多為小型機和微型機采用。 -
什么是多總線結構？其特點是什么？
答：多總線系統結構是通過橋，CPU 總線，系統總線和高速總線彼此相連，各大部件的信息傳送不是只通過系統總線；體現了高速，中速，低速設備連接到不同的總線上同時進行工作，以提高總線的效率和吞吐量，而且處理器結構的變化不影響高速總線。 -
試比較同步定時和異步定時的優缺點。
答：同步定時協議采用公共時鍾，具有較高的傳輸頻率。但由於同步總線必須按最慢的模塊來設計公共時鍾，當各功能模塊存取時間相差很大時，會大大損失總線效率。
異步定時的優點是總線周期長度可變，不把響應時間強加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。但缺點是：總線復雜，成本較高。 -
試比較通道、DMA、中斷三種基本I/O方式的異同點。
答：通道方式：利用通道來管理外設的工作，可以實現對外設的統一管理和外設與內存之間的數據傳送，減輕了CPU的負擔，大大提高了CPU的工作效率。
DMA方式：需要硬件DMAC的控制管理主存與高速外設之間大批數據交換；數據傳送速度很高，傳送速率僅受到內存訪問時間的限制。
中斷方式：一般適用於隨機出現的慢速外設的數據傳送服務；一旦提出請求應立即進行，節省了CPU的時間開銷，但硬件結構稍復雜一些。
其他資源
不要問我那里來的，看就完了，嘿嘿
選擇題
1、計算機進行計算時，指令是（ A ）。
A．按一定的順序一條接一條地執行 B．隨機執行
C．從后往前執行 D． 沒有規律性
2、指令和數據放在同一個存儲器，這種結構的計算機稱為（ C ）。
A．圖靈結構 B．香農結構 C．馮·諾依曼結構 D．哈佛結構
3、目前，大多數集成電路生產中，所采用的基本材料為（ A ）。
A．單晶硅 B．非晶硅 C．銻化鉬 D．硫化鎘
4、執行下列邏輯與運算：10000110·11011011，其運算結果是（A）。
A．10000010 B．11100011 C．10010011 D．10101111
5、下列數中最大的數為（ B ）。
A．\((10010101)_2\) B．\((337)_8\) C．\((96)_{16}\) D．\((143)_{10}\)
6、EPROM是（B）。
A．隨機讀寫存儲器 B．光擦除可編程可讀存儲器
C．一次可編程只讀存儲器 D．電擦除可編程可讀存儲器
7、操作數在寄存器中的尋址方式為（A）方式。
A．寄存器尋址 B．直接尋址 C．立即尋址 D．寄存器間接尋址
8、在下列指令中，不是數據傳送指令的有（B）。
A．MOV指令 B．ADD指令 C．LAD指令 D．POP指令
9、CPU對整個計算機系統的運行是極其重要的，以下（B）不是它的基本功能。
A．指令控制 B．程序輸出 C．時間控制 D．數據加工
10、在集中式總線仲裁中，（D）方式相應時間最快。
A． 中斷請求方式B．計數器定時查詢方式 C．鏈式查詢方式 D．獨立請求方式
11、在CPU中跟蹤指令后繼地址的寄存器是（B ）。
A．DR B．PC C．IR D．PSW
12、並行處理技術是計算機技術發展的主流，其主要有三種形式（ A ）。
A．時間並行、空間並行、時間並行+空間並行
B．數據並行、地址並行、數據並行+地址並行
C．操作數並行、控制信號並行、操作數並行+控制信號並行
D．運算器並行、控制器並行、運算器並行+控制器並行
13、數據總線的寬度由總線的（ B ）定義。
A．物理特性 B．功能特性 C．電氣特性 D．時間特性
14、CPU對外圍設備的管理有以下幾種方式。（ A ）
A．程序查詢方式、程序中斷方式、DMA方式和通道方式
B．並行方式、串行方式、集中管理方式和分散管理方式
C．流水線方式、等級方式、程序中斷方式和DMA方式
D．先進先出方式、先進后出方式、程序查詢方式和通道方式
15、DMA數據傳送過程分為三個階段：（ D ）。
A．中斷請求、獲取總線、正式傳送
B．准備傳送、等待響應、正式傳送
C．地址解析、等待響應、正式傳送
D．傳送前預處理、正式傳送、傳送后處理
填空題
1、在衡量計算機的性能指標中，存儲器中所有存儲單元的總數目，稱為存儲器容量。
2、在定點整數機器中，兩個正數相加，結果大於機器字長所能表示的最大正數，稱為正溢。
3、存取時間、存儲周期、存儲器帶寬三個概念反映了主存儲器的速度指標。
4、某單片機字長32位，存儲容量64KB，若按字編址，那么它的尋址范圍是16K。
5、主存與cache的地址映射方式有全相聯方式、直接方式和組相聯方式三種。
6、一個指令中包含二進制代碼的位數，稱為指令字長度；指令字長度等於機器字長度的指令，稱為單字長指令；
7、基於馮·諾依曼體系結構計算機的CPU主要由運算器和控制器兩大部分組成。
8、在CPU中，保存當前正在執行的指令的寄存器是指令寄存器IR，保存當前正在執行的指令地址的寄存器是地址寄存器AR，算術邏輯運算結果通常放在通用寄存器和數據緩沖寄存器DR。
9、在集中式仲裁總線電路中每個功能模塊有兩條線連接到總線控制器，一是總線請求信號線BR，另一條是總線授權信號線BG。
10、DMA控制器與CPU分時使用內存通常采用以下三種方法：停止CPU訪內、周期挪用、DMA與CPU交替訪內。
解答題
1、簡要說明堆棧尋址方式的特點。
答：堆棧有寄存器堆棧和存儲器堆棧兩種形式，它們都以先進后出的原理存儲數據，不論是寄存器堆棧，還是存儲器堆棧，數據的存取都與棧頂地址打交通，為此需要一個隱式或顯示的堆棧指示器（寄存器）。數據進棧時使用PUSH指令，將數據壓入棧頂地址，堆棧指示器減1；數據退棧時，使用POP指令，數據從棧頂地址彈出，堆棧指示器加1。從而保證了堆棧中數據先進后出的存取順序。
2、從總線出發，計算機的運算器有哪三種基本的結構形式？他們各自的典型特點是什么？
答： 計算機的運算器大體有如下三種結構形式：
（1）單總線結構的運算器。所有部件都連接在同一總線上，所以數據可以在任何兩個寄存器之間，或者在任一個寄存器和ALU之間傳送。對這種結構的運算器來說，同一時間內，只能有一個操作數放在單總線上。這種結構的主要缺點是操作速度較慢，其控制電路比較簡單。
（2）雙總線結構的運算器。在這種結構中，兩個操作數同時加到ALU進行運算，只需要一次操作控制，而且馬上就可以得到運算結果。這種結構的數據傳送更為靈活，有時要分兩步來完成。
（3）三總線結構的運算器。在三總線結構中，ALU的兩個輸入端分別由兩條總線供給，而ALU的輸出則與第三條總線相連。這樣，算術邏輯操作就可以在一步的控制之內完成。該總線結構的特點是操作時間快。
3、總線數據傳送過程中采用哪兩種定時方式？其特點是什么？
答：總線數據傳送過程中采用的兩種定時方式是：同步定時和異步定時。
同步定時：在同步定時協議中，事件出現在總線上的時刻由總線時鍾信號來確定，所以，總線中包含時鍾信號線。由於采用了公共時鍾，每個功能模塊什么時候發送或接收信息都由統一時鍾規定，因此，同步定時具有較高的傳輸頻率。同步定時適用於總線長度較短、各功能模塊存取時間比較接近的情況。
異步定時：在異步定時協議中，后一事件出現在總線上的時刻取決於前一事件的出現，即建立在應答式或互鎖機制基礎上。在這種系統中，不需要統一的公共時鍾信號。總線周期的長度是可變的。異步定時的優點是總線周期長度可變，不把響應時間強加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。但這以增加總線的復雜性和成本為代價。
4.、試說明DMA控制器接到CPU的響應信號后的工作過程。
答： DMA控制器接到CPU的響應信號后，進行如下工作：1.對現有DMA請求種優先權最高的請求給予DMA響應；2.選擇相應的地址寄存器的內容驅動地址總線；3.根據所選設備操作寄存器的內容，向總線發讀、寫信號；4.外圍設備向數據總線傳送數據，或從數據總線接收數據；5.每個字節傳送完畢后，DMA控制器使相應的地址寄存器和長度寄存器加“1”或減“1”.
計算題
1、將十進制數5表示成單精度IEEE754標准的32位二進制數存儲內容。
解：
階碼：E=e+127=129
m = 1.M = 1.0100 = 1.25
二進制為：
0100 0000 1010 0000 0000 0000 0000 0000
0X 40A00000
2、已知 \(x=-0.0100\), \(y=0.1001\),列式用補碼運算方法求\(x+y\)的值。
解：
3、設有一個具有22位地址和32位字長的存儲器，問：（1）該存儲器能存儲多少字節的信息？（2）如果存儲器由1M×8位SRAM芯片組成，需要多少片? （3）需要多少位地址做芯片選擇？
解：
(1)存儲容量 = 存儲單元個數 * 每單元字節數 = \(2^{22}\times 32\)bit = 16M 字節
(2) 需要做存儲芯片的字位擴展：
位擴展：4片1M×8位芯片構成1M×32位的存儲組；
字擴展：4組1M×32位存儲組構成4M×32位的存儲器；
(4M /1M)*(32/8)=16片，因此，共需要16片給定的SRAM芯片
(3) 字擴展的是4個存儲組，因此，需2位地址做片選
綜合題
CPU響應中斷應具備哪些條件？畫出中斷處理過程流程圖，並進行必要的說明。
解：相應中斷的條件：
- 在CPU內部設置的“中斷屏蔽”觸發器必須是開放的。
- 外設有中斷請求時，“中斷請求”觸發器必須處於“1”狀態，保持中斷請求信號。
- 外設(接口)“中斷允許”觸發器必須為“1”,這樣才能把外設中斷請求發送至CPU。
- 當上述三個條件具備時，CPU現行指令結束的最后一個狀態周期響應中斷。
說明：當CPU執行完一條線現行指令時，如果外設向CPU發出中斷請求，那么CPU在滿足響應條件的情況下，將發出中斷響應信號，與此同時關閉中斷(“中斷屏蔽”觸發器置“1”)，表示
CPU不再受理另外一個設備的中斷。這時，CPU將尋找中斷請求來源是哪一個設備，並保存CPU自己的程序計數器(PC)的內容。然而，它將轉移到處理中斷源的中斷服務程序。CPU在保護現場信息，設備服務(如交換數據)以后，
將恢復現場信息。在這些動作完成后，開放中斷，並返回到原來被中斷的主程序的下一條指令。
結束語
希望大家都能輕松拿高分，專業考研的同學，一戰成碩！！！