ADC架構——SAR型


SAR型ADC,又叫逐漸逼近型ADC,屬於瞬死值轉換型-轉換對象是模擬信號在采樣時刻或前幾個時刻抽樣值,即時輸出結果。

顧名思義,就是每個采集都是一位一位的確定正確輸出,再比較下一位值。

優點:簡單易用功耗低。

 

采樣過程

A. 輸入信號輸入SH保持器中並保持,此時值為45,其實為模擬電壓,所以45為偽代碼。

B. 在第一個上升沿中,SAR先將最高位置為1,即把32送給DA轉換器,DA轉換器的輸出模擬信號與SH比較,因為45大於32,比較器輸出高,提示SAR的最高位置1,在CLK下降沿時,ADC將輸出最高位數據(MSB)為1(1XXXXX).

C.  在第二個CLK上升沿中,SAR會將MSB-1值為1(11XXXX),SAR寄存器實際值為32+16=48大於45,比較器輸出低,所以MSB-1位置為0(10XXXX).

D. 重復以上周期,在第三個CLK上升沿時,SAR會將MSB-2置為高位(101XXX),此時SAR寄存器實際值為32+8=40,小於45的,所以SAR會將MSB-2置為高(101XXX)。

E.  同理

SAR 電容型電壓

 

采樣過程:電容陣列公共端接,即比較器輸入負端,自由端連接到模型輸入ui上,使得電容陣列上的電壓與ui成正比,

保持階段:公共端與地斷開,所有電容的自由端接地,比較器輸入電壓等於-ui。

 

采樣過程就是不斷的將負端與正端比較,小於正端輸入1,大於正端輸出0.

C.使用運算放大器驅動SAR型ADC

在設計SAR 型ADC時,首先需要考慮采樣速率與外部信號源內阻,忽視這樣子參數,會影響到ADC的輸出結果。

 

信號進入ADC內部會遇到輸入引腳電容Cpin和ESD(靜電放電保護)二極管,這些對輸入信號的影響很小,同時還可以忽略輸入漏電流。

信號的采集速率主要與Rs和Cs有關。

當我們采用運放驅動SAR型ADC,由於運放具有高輸入阻抗,低阻抗輸出的特別,可以有效的降低外部的輸入阻抗。

 

從時間常數關系式可以知道,當外部信號阻抗越大,時間常數就越大。

開關電容充電時間與電壓的關系式如下:

 

 

在相同的時間,時間常數trc越大,Vin值越小,充放電時間越慢,一次的保持時間也就越慢。

舉了例子:

一次采樣時間為750ns,如果外部輸入信號阻抗過大,導致采樣時間超過750ns,就會出現欠采樣,采樣頻率不夠。 所以采用運放來驅動ADC。

 同時運放的輸出一般不會負責電容,(這方面具體什么原因我也不知道,在工作中師傅指點出來的),ADC端口一般都有輸入電容,所以常常會在運放與ADC直接串電阻或者RC電阻

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM