工程獲取：下載地址
前言
作為電子系統必不可少的信號源,在很大程度上決定了系統的性能, 因而常稱之為電子系統的“心臟”。傳統的信號源采用振盪器, 只能產生少數幾種波形,自動化程度較低,且儀器體積大,靈活性與准確度差。而現在要求信號源能產生波形的種類多、頻率高,而且還要體積小、可靠性高、操作靈活、使用方便及可由計算機控制。
直接數字頻率合成（DDS）是近年來發展起來的一種新的頻率合成技術，其主要優點是相對帶寬很大，頻率轉換時間極短（可小於20 ns），頻率分辨率很高，全數字化結構便於集成，輸出相位連續可調，且頻率、相位和幅度均可實現程控。
DDS建立在采樣定理基礎上，首先對需要產生的波形進行采樣，將采樣值數字化后存入存儲器作為查找表，然后通過查表讀取數據，再經D/A轉換器轉換為模擬量，將保存的波形重新合成出來。DDS與基於PLL的頻率合成器相比具有簡便、精確、快速、廉價和靈活等優點。
DDS 能夠與計算機技術緊密結合在一起，克服了模擬頻率合成和鎖相頻率合成等傳統頻率合成技術電路復雜、設備體積較大、成本較高的不足，因此它是一種很有發展前途的頻率合成技術。DDS 技術現已在接收機本振、信號發生器、通信系統、雷達系統等方面得到廣泛應用。數字頻率合成器作為一種信號產生裝置己經越來越受到人們的重視，它可以根據用戶的要求產生相應的波形，具有重復性好、實時性強等優點，己經逐步取代了傳統的函數發生器。本文的目的是設計開發出一個能產生正弦波的信號源，直接數字頻率合成技術是研制該系統的關鍵技術。
1 系統設計
1.1設計要求
技術指標：
（1）輸出波形：正弦函數（改變存儲器波形數據可實現任意函數波形發生器）。
（2）輸出電壓峰峰值：10V。
（3）輸出頻率：80Hz—5120Hz
（4）分辨率：80Hz
二個按鈕分別用來選擇增減頻率字。
四個數碼管顯示輸出的當前頻率。
1.2方案論證
DDS基本原理框圖如圖1.2.1所示：它主要由相位累加器、波形存儲器、D/A 轉換器和低通濾波器構成。
圖1.2.1
DDS 工作時，在時鍾脈沖Fs的控制下對頻率控制字X 用累加器進行處理以得到相應的相位碼，然后由相位碼尋址波形存儲器進行相位碼―幅度編碼變換，再經過D/A 數模變換器得到相應的階梯波，最后經過低通濾波器對階梯波進行平滑處理即可得到由頻率控制字X決定的頻率可調的輸出波形。參考頻率源一般是高穩定的晶體振盪器，用於DDS 中各部件的同步工作，因此DDS 輸出的合成信號頻率穩定度與晶體振盪器是相同的。在標准頻率參考源的控制下，頻率控制字X可決定相應的相位增量，相位累加器則以步長X進行線性累加，相位累加器積滿時就會產生一次溢出，從而完成一個周期性動作，這個動作周期即是DDS合成信號的一個周期。
在使用FPGA 設計DDS 時，要在滿足系統要求和保持DDS 原有優點的基礎上，盡量減少硬件復雜性，降低電路的面積和功耗，提高芯片速度。綜合以上考慮，所設計DDS 的系統結構框圖如圖1.2.2 所示：
圖1.2.2
取時鍾頻率為輸出正弦波最高頻率的4倍。即Fclk=4*Fmax=4*5120=20480Hz。由於使用的FPGA芯片的晶振頻率為16.384MHz，所以需要對其進行分頻操作，地址范圍Ymax=Fclk/F=20480/80=256。因此對每個正弦波采樣256點。假設波峰為FFH，波谷為00H，每個采樣點的取值可由公式Y=128*Sin(2π*)+128算出。
2 單元電路設計
2.1 FPGA實驗板
FPGA實驗板上存儲了256個采樣值並輸出給后級的DAC電路。同時通過2個按鍵和4位數碼管實現頻率字增減和顯示。芯片使用ALTERA的ＥＰ１Ｃ６Ｔ１４４Ｃ８Ｎ。利用其豐富的I /O 資源, 並行處理數據。具有高密度、高速度、多功能、低功耗、設計靈活方便、可反復編程等特點。
2.2 DAC0832模塊
ＤＡＣ０８３２芯片以其價格低廉、接口簡單、轉換控制容易等優點，在嵌入式應用系統中得到廣泛的應用。本設計中，DAC0832把FPGA實驗板輸出的8路數字信號轉換成模擬信號，原理圖如圖2.2.1所示：
圖2.2.1
D/A轉換結果采用電流形式輸出。若需要相應的模擬電壓信號，可通過一個高輸入阻抗的線性運算放大器實現。運放的反饋電阻可通過RFB端引用片內固有電阻，也可外接。
2.3三階低通濾波器
DAC0832模塊輸出的信號含有高次諧波分量，需要用濾波器濾除。本設計采用三階低通濾波器，該濾波器由一個二階巴特沃斯低通濾波器和一個一階無源RC低通濾波器組成。其原理圖如圖２.3.1所示：
圖2.3.1
取截止頻率略高於一次諧波頻率（5.4KHz），由公式Fc1=，Fc2=，計算得R1=R2=1.8K,C1=C3=6800p,C2=0.039u,R3=4.3K
3 軟件設計
3.1軟件工作流程圖
軟件工作流程圖如圖3.1.1所示
圖 3.1.1
程序綜合報告
4 系統調試
采用分模塊調試的方法，先觀察FPGA實驗板上數碼管是否正常顯示，按鍵能否增減頻率字，然后用示波器測是否有輸出信號。再接上DAC0832模塊，看DAC_OUT輸出端是否輸出階梯形狀的波形，如果波形有出入，則是程序的問題。
程序修改后。把DAC_OUT接到三階低通濾波器輸入端，看輸出端是否為正弦波，若波形有棱角或頂部尖銳，說明濾波器對高次諧波分量的衰減還不夠，改變濾波器中的元件參數，直到輸出正確的正弦波。
觀察示波器測得的波形，頻率誤差極小，波形無失真，滿足課題要求。
總結
通過這個課題使我們掌握了DDS的工作原理以及優勢。與傳統正弦波振盪器相比，DDS的精度更高，抗干擾能力強，修改波形時無需重新設計電路，只要修改采樣點的電壓值即可。相對於基於PLL的頻率合成器，DDS的結構更簡單，設計周期更短。
由於所用ＦＰＧＡ的晶振頻率遠比輸出波形高，可加大采樣頻率，使用更高位數的ＤＡＣ芯片，進一步提高輸出波形的頻率分辨率。除此以外，若想要獲得更多波形，可以輸入其采樣值，然后設計一個波形切換功能。也可以對輸出的正弦波進行信號處理，獲得其他的波形。
參考文獻
[1] 薛文 DDS 任意波形發生器的設計與實現[D]。南京：南京理工大學，2004。22~31。
[2] 韓軍功 基於DDS 的任意波形發生器的研制[D]。西安：西安電子科技大學，2002。
[3] 盧毅，賴傑 VHDL 與數字電路設計[M]。北京：科學出版社，2001。
附錄
元器件清單
FPGA實驗板 x1
芯片：LM324 x1, DAC0832 x1
電阻：1k x2, 1.8k x2
電容：30p x1， 6800pf x2， 0.01uf x1， 0.039uf x1