參考文檔UG471，在滿足一定條件下，LVDS25電平可以接入VCCO為3.3V的Bank。 如果該Bank有LVCMOS電平的輸入輸出引腳，從我們的測試來看，在Vivado中必須把LVCMOS電平的信號設置為LVCMOS25，而不能配置為LVCMOS33，否則會報錯編譯不過。
我的疑問是，
1， 這個LVCMOS25的電路上的實際表現是按照LVCMOS25還是LVCMOS33，畢竟VCCO是3.3V；
2，這種LVDS25和LVCMOS33在同一個Bank會不會因為這個問題帶來使用的風險？
免責聲明！
本站轉載的文章為個人學習借鑒使用，本站對版權不負任何法律責任。如果侵犯了您的隱私權益，請聯系本站郵箱yoyou2525@163.com刪除。