ASR6601為目前首顆國產支持LoRa的LPWAN低功耗廣域網無線通信SoC芯片。ASR6601在單一芯片上集成了通用微控制器和射頻單元，包括射頻收發器，調制解調器和一個48 MHz 主頻、采用Arm Cortex M4架構的32位MCU。多種內存選擇包括最大256KB的閃存和64KB的SRAM等，內置嵌入式LCD驅動程序，支持AES、DES、RSA、ECC、SHA、SM2/3/4硬件加密。與此同時，ASR6601可以達到-148dBm的超高靈敏度，以及最大22dBm的發射功率，而QFN48最小尺寸僅6mm x 6mm。通過SoC設計，ASR6601成為目前市場上功耗更優、性能最強、成本最低的LPWAN芯片，極大降低了用戶設計門檻，同時幫用戶節省大量開發時間並減少物料清單和運營成本，尤其適用於大批量應用的項目和需要定制化設計的項目。
關鍵特性
*SX1262 IP授權+Arm Cortex M4內核*
● 頻率范圍：150MHz~960MHz
● 最大功率+22 dBm射頻輸出
● 高靈敏度：-148 dBm
● 支持Class A/B/C/AliWAN協議
● 在LoRa調制模式下可編程比特率高達62.5 Kbps
● 在（G）FSK調制模式下可編程比特率高達300 Kbps
● 前導碼檢測
● 嵌入式內存（高達256 KB的閃存和64 KB的SRAM）
● 32.768千赫外部手表晶體振盪器
● 射頻收發器用32Mhz外部晶體振盪器
● SoC用24 MHz外部晶體振盪器（可選）
● 內置4mhz RC振盪器
● 嵌入式內部高頻（48mhz）RC振盪器
● 嵌入式內部低頻（32.768 KHz）RC振盪器
● 嵌入式內部鎖相環產生48兆赫時鍾
● 多達42個可配置GPIO:3 x I2C、1 x I2S、4 x UART、1 x LPUART、1 x SWD、3 x SPI，1 x QSPI和2 x WDG
● 4 x GPtimer、2 x Basic Timer、2 x LP Timer和1 x Sys Ticker
● 48兆赫ARM Cortex-M4 CPU
● 4通道DMA引擎x 2
● 嵌入式12位1 Msps SAR ADC
● 嵌入式12位DAC
● 嵌入式3 x OPA
● 嵌入式2 x低功耗比較器
● 嵌入式LCD驅動程序
● 嵌入式LD、TD、VD和FD
● 支持AES、DES、RSA、ECC、SHA和SM2/3/4
● 封裝：QFN48，6 mm x 6 mm（ASR6601CB） GPIO 26個
QFN68，8 mm x 8 mm（ASR6601SE） GPIO 42個
可以使用KEIL開發，也可以使用Makefile的方式進行編譯燒錄。
ASR6601結構框圖
可提供軟硬件資料及技術支持，周13682545343