1 概述
本文是用於總結GTX例程的學習成果。主要是從IP的設置,IP核的例程代碼構成與引用兩方面介紹使用GTX IP核來控制SMA口發送數據的方法。
2 參考文檔
《pg168-gtwizard》
《ug476_7Series_Transceivers》
3 GTX的IP設置
本例程使用環境
編譯環境：vivado 2017.4
選用FPGA：XC7K325T-2FFG900
GTX IP界面的設置情況
本例程使用GTX主要是實現SMA口，而不是PCIE，SATA等特殊協議。采用的編碼形式為8B/10B，對齊字符為K碼。
本例程的IP設置情況如下所示：
GTX IP設置第1頁
第1頁設置主要是GT的類型，這個一般根據器件會確定默認選擇，高端器件可能有兩種根據自己需要的速率設置即可。
GTX IP設置第2頁
通過上文的介紹，我們知道SMA口在GTX bank117里面 所以打開GTX_X0Y8通道 時鍾選擇REFCLK1 Q2
GTX IP設置第3頁
具體參數如下
| Option | I/O | Description |
| TXPCSRESET | Input | Active-High reset signal for the transmitter physical coding sublayer (PCS) logic. |
| TXBUFSTATUS | Output | 2-bit signal monitors the status of the TX elastic buffer. This option is not available when the TX buffer is bypassed. |
| TXRATE | Input | Transmit rate change port. |
| RXPCSRESET | Input | Active-High reset signal for the receiver PCS logic. |
| RXBUFSTATUS | Output | Indicates condition of the RX elastic buffer. Option is not available when the RX buffer is bypassed. |
| RXBUFRESET | Input | Active-High reset signal for the RX elastic buffer logic. This option is not available when the RX buffer is bypassed. |
| RXRATE | Input | Receive rate change port. |
| QPLLPD | Input | Visible only when GTX or GTH transceiver is selected. Powerdown port for QPLL. |
| CPLLPD | Input | Visible only when GTX or GTH transceiver is selected. Powerdown port for channel PLL (CPLL). |
GTX IP設置 其他頁面設置保持不變，默認即可。
具體代碼解讀后續更新
<wiz_tmp_tag id="wiz-table-range-border" contenteditable="false" style="display: none;">