基於FPGA的LED閃爍燈設計

1. 項目介紹

　　在FPGA上最簡單的應用就是點亮一盞閃爍的LED。學過軟件的朋友一般都寫過“Hello world”，因為這個是最簡單的程序。

2. 設計要求

　　LED燈以2s的周期閃爍，LED燈亮、滅，每1s取反一次，如此循環，不斷取反。從而實現LED燈的不斷閃爍。

3. 設計分析

　　從外部晶振（50M）時鍾輸入，利用計數器去計數1s，然后每隔1s改變一下LED輸出引腳的電平狀態。 因為開發板晶振為50M，所以一個時鍾周期為20ns（1/50MHz），因此計數器cnt通過對50MHz系統時鍾計數，計時到1s，需要累加1s/20ns=5000_0000次。

4．具體設計

4.1 硬件連接示意圖

4.2 架構設計

5. 設計實現

module led_flash(
    input     wire                 clk,
    input     wire                 rst_n,
    
    output     reg      [3:0]    led    
);

    parameter     T_1S     = 26'd50_000_000;
    
    reg         [25:0]    cnt;
    
    always@(posedge clk or negedge rst_n)begin
        if(rst_n == 1'b0)
            cnt <= 26'd0;
        else
            if(cnt < T_1S - 1'b1)
                cnt <= cnt + 1'b1;
            else
                cnt <= 26'd0;
    end

    always@(posedge clk or negedge rst_n)begin
        if(rst_n == 1'b0)
            led <= 4'b0000;
        else
            if(cnt == T_1S - 1'b1)
                led <= ~led;
            else
                led <= led;
    end
    
endmodule 

6. 仿真驗證

`timescale 1ns/1ps

module led_flash_tb();

    reg                     clk;
    reg                     rst_n;
    
    wire          [3:0]    led;    
    
    defparam led_flash_inst.T_1S = 7'd100;

    led_flash led_flash_inst (
        .clk                (clk),
        .rst_n            (rst_n),

        .led                (led)    
    );

    initial begin
        while(2)begin
            clk = 1'b0;     #10;
            clk = 1'b1;        #10;        
        end
    end
    
    initial begin
        rst_n = 1'b0;
        #21;
        rst_n = 1'b1;
        #(2000*10);    //必須加括號，
        $stop;
    end
    
endmodule 

7 參考資料

　　（1）陪您一起學習FPGA-郝旭帥團隊_嗶哩嗶哩_bilibili；