ESD(靜電釋放)上半部分
ESD：Electro-Static discharge靜電釋放
1、ESD靜電釋放的模式
1.1 人體放電模式（human body mode）
人體會釋放靜電，那么人體對於芯片來說，意味着什么？
在A的時候，相當於人在生活中到處給自己的電容充電，然后當人接觸芯片的時候，此時相當於接到了B，幾十ns的時間里面產生了幾萬伏特的電壓，如下圖所示。
當我們設計ESD的時候，HBM的標准如下圖所示：
由上圖可知，分成三個等級，對於一般的消費類電子產品，我們一般需要滿足Class2，一般來說2500V或者要求高一點3500V都可以。一般汽車類電子，可能會達到Class3;總之，人體放電模式是ESD放電模式中主要成分。
1.2 機器放電模式（machine mode)
芯片在制造、生產、測試、運輸等各個環節中，不可避免地會與金屬接觸，金屬自身也會存在靜電，所以除了人類以外，芯片還得防止金屬把自己打壞。
金屬通常可以認為阻抗為0，在接觸芯片的時候，自身相當於一個200PF的電容。看到這里大家的就可以警覺起來，這家伙竟然沒有電阻，那么電流豈不是要飄到天上去！僅僅200V的金屬釋放的瞬間電流就超過了2000V的人體放電，好可怕！
機器模式的防范標准呢？如下圖所示，一般我們消費類電子產品在機器模式下要達到M3，通常需要pass 200V~300V。
1.3 元器件充電模式（charged device mode)
芯片本身也會積累靜電，在運輸過程中，存在摩擦芯片管腳的情況，芯片自身也會存在靜電電荷，一旦某個管腳接到地，芯片就會瞬間釋放電荷，產生大電流，有可能對芯片造成損壞。
CDM釋放能量的過程比上面提到的兩種模式更加劇烈。所以他的標准也較為嚴格。
一般的消費類電子中，需要pass CLass3，較為常見的情況是300V，500V。但慶幸的是，一般芯片在CDM下失效的情況較少見。
1.4 電場感應模式（Field-Induced Mode）
這種模式是由於外在電場影響芯片電荷引起的，過程類似於CDM，這種模式一般在消費類電子中不會有考量，很少有芯片去進行這種測試，所以大家不必過多關注，只需要care前面講的三種mode即可。
+++
2、防護的原理
任何一個芯片如Pic1中所示，都僅僅只有三種類型的PIN腳，分別是電源，地，I/O腳。上圖中的IN是電源腳，GND是地，I/O腳就是OUT，EN和NC。NC是no connect的意思，就是說內部沒有連接，但其實一般我們內部也會做一個ESD去保護它，並且在可能的情況下會使用該PIN腳去進行測試之類的工作。
HBM（人體放電模式），MM（機器模式），CDM（元器件充電模式）和FIM（電場感應模式）是靜電發生的主要四個模式。這四個模式在所有PIN腳都有可能發生！！所以，靜電保護電路設計的精髓就是要保證任意兩個PIN腳都有靜電泄放回路！！
靜電泄放回路保證任意的電荷能從任何兩個管腳都能存在靜電泄放回路，電荷能從一個管腳通過靜電泄放回路到另一個管腳，又重新回到來源處，芯片沒有受影響。
2.1 PN結
PN結的反向擊穿，當觸發PN結反向擊穿的時候，會形成雪崩擊穿和齊納擊穿，擊穿發生時電流會增加到一個很大的程度，這不正好契合上文所述的電路特性嗎？但是注意，只有雪崩擊穿和齊納擊穿時可恢復的，熱擊穿時不可恢復的！一旦到了不可恢復的地步，ESD就會失效，電路有可能就會燒毀
下圖是一個實際電路的縮影，這個電路存在電源VDD，地GND以及一個I/O pin I1，他們之間存在三個ESD以及三條通路A，B，C。下面是任意兩個PIN腳之間的泄放回路。
VDD+ GND- ：A（PN結反偏）
VDD- GND+ ：A（PN結正偏）
VDD+ I1- ：B（PN結反偏）
VDD- I1+ ：B（PN結正偏）
GND+ I1-：C（PN結正偏）
GND- I1+：C（PN結反偏）
那有同學會問，為什么VDD到GND不走B+C（兩個PN結都反偏呢）？諸多原因，第一如果走B+C，那么觸發電壓（trigger voltage)就是兩個反偏的PN結觸發電壓相加，如果比A大，肯定走A方便快捷；VDD到GND之間泄放通路的線一定要很寬並且盡可能短，否則電流太大肯定會直接燒毀，在VDD和GND之間用A通路肯定比B+C更容易處理；芯片面積越來越大，這些PIN腳的位置也是考量因素之一，等等。總之，這些屬於ESD設計與擺放相關的范疇，會在后面的章節中進行詳細的講解。
3、ESD測試
下面的芯片是最簡單的5個PIN腳的電路，電源VIN，地是GND，兩個I/O口OUT和EN，最后一個是NC腳，NC腳一般內部會擺置一個ESD器件，但是由於這個PIN腳沒有連接，所以測試ESD的時候我們不會對他進行測試。NC腳內部的ESD器件只是當我們需要芯片改版（metal change）的時候，如果改版后NC腳變成一個I/O腳，那么可以不用修改底層電路（指層級很低的mask，每修改一次就要耗費巨額費用），只需修改金屬層就可以實現，這個時候這個內部提前預留的ESD就發揮作用了，總之面積允許的情況下，NC腳預留ESD可以為以后節省費用和麻煩。
電源：VIN
地：GND
I/O：OUT和EN
總共分為4個靜電放電測試，主要如下：
1.I/O PIN靜電放電測試：
I/O PIN靜電測試從名字上看就是測試I/O的，那么I/O是對誰測試呢？當然是對電源和地了。
A.I/O對電源的ESD測試（包含正負電壓測試）
B.I/O對地的ESD測試（包含正負電壓測試）
正負電壓測試就是指電源為正，I/O為負；或者電源為負，I/O為正。通常電壓會以250V或500V為一個等級，一般從500V開始，往上打，判斷是否pass的標准是I/V曲線是否發生變化，這個下面會講到。
如Pic中，此項測試包含下列動作：
OUT正，VIN負；OUT負，VIN正。OUT正，GND負；OUT負，GND正。
EN正，VIN負；EN負，VIN正。EN正，GND負；EN負，GND正。
2.PIN TO PIN測試：
僅單純地指I/O PIN之間互相打。
A.電源和地float，某一個I/O對其他所有剩下的I/O PIN綁在一起打正壓。
B.電源和地float，某一個I/O對其他所有剩下的I/O PIN綁在一起打 負壓。
由於Pic1中只有兩個I/O，所以只能打兩次：
OUT對EN打正；OUT對EN打負。
假設存在三個I/O PIN，分別是A，B，C，那么就需要：A正，BC負；A負，BC正；B正，AC負；B負，AC正；C正，AB負；C負，AB正。總共打6次。
3.電源和地測試：
A.所有的I/O float，每個電源對地分別打正；
B.所有的I/O float，每個電源對地分別打負。
在Pic1中就是VIN對GND打正，VIN對GND打負。如果存在多個電源，需要分開打。
4.Analog 放電測試：
這是一種特殊的情況，當存在差分輸入對是PIN腳時，需要將其他所有PIN都float，單獨對這兩個輸入PIN分別打正負。
以上是HBM，也就是人體放電模式的教科書般的測試過程。
CDM是指元器件放電模式，測試的時候，會先對芯片的地GND通過限流電阻（很大的電阻）進行充電（正壓或者負壓），必須要限流哦，否則P襯底電壓抬高PN導通電流過大就完蛋了，然后分別對其他的PIN腳放電即可。
以一個多電源，多I/O腳，多地的芯片為例，給大家介紹下實際芯片在測試HBM的時候大概什么流程。
某芯片chipRev0：
電源：V1，V2，V3
地：G1，G2
I/O：A，B，C，D
在進行打ESD之前，要進行分類，分成哪幾類呢？
V1和其余剩下所有PIN腳(包含V2，V3，G1，G2，A，B，C，D）正負都打；
V2和其余剩下所有PIN腳，正負都打；
V3和其余剩下所有PIN腳，正負都打；
G1和其余剩下所有PIN腳，正負都打；
G2和其余剩下所有PIN腳，正負都打；
I/O PIN 對其他所以剩下I/O綁在一起。
是不是和柯教授的的四種分類里面的前三種一樣呢，只不過是把第三種電源和地的靜電測試並入第一種I/O PIN靜電測試中罷了。
以V1和其余剩下所有PIN腳(包含V2，V3，G1，G2，A，B，C，D）正負都打為例，具體說一下是怎么測試的。
先說正電壓，首先會用V1對其余剩下所有PIN腳綁在一起量一下IV刻度曲線（該曲線是PN結曲線），一般來說，這個曲線肯定是一個標准的PN結曲線，如果說出來的是短路曲線，那就說明內部肯定ESD已經fail了。然后V1對V2打正電壓250V（以250V為起點），打完之后，量一下V2對V1、V3、G1和G2綁在一起的IV曲線，為什么要量這個曲線呢？因為電源對電源打ESD，泄放回路通常只有兩個選擇，源對源直接泄放，源通過地再到另一個源進行泄放，所以，源對源的ESD通常在量IV曲線的時候需要量該源對其他源和地綁在一起的曲線。V1對V3打也是一樣的。接下來是V1對G1打ESD，打完之后也需要量曲線，那么量誰與誰呢？（通常一個芯片的地會與其他地在芯片內部有一對二極管連接起來，起到一個互相鉗位的作用）電源對某個地打ESD的時候，泄放回路通常是這個電源到這個地的ESD，所以我們只需要量這個電源和這個地之間的IV曲線即可。接下來V1對A打，那這個泄放回路就多了，有可能是直接的V1對A的泄放回路，也有可能是V1對地，地再對A的泄放回路，也有可能是V1對其他源，其他源再對A的泄放回路，還有可能是V1對其他I/O，其他I/O再對A的泄放回路；所以量曲線的時候，需要將A對其他所有線綁在一起量I/V曲線。如果以上都PASS，我們會挨個繼續打500V，750V等，直到打到你的SPEC所要求的ESD能力為止。
柯教授說通常對一個PIN腳的測試會zap三次，以確保ESD能力無問題，但是我們通常不會在一顆芯片上打三次，因為同一顆芯片打三次除了問題往往很難去debug，所以實際測試的時候我們會通常測試3顆，流程都是一模一樣的。
打完正壓之后，會換一顆芯片，再去打負壓，打完負壓，會再去打兩顆同樣的負壓以確保無問題。當這些都完成了，我們也就完成了“V1和其余剩下所有PIN腳(包含V2，V3，G1，G2，A，B，C，D）正負都打”這一項工作。還得繼續下面的工作。
下面工作中值得一提的是最后一項，也就是柯教授所說的各個I/O之間互相打。打的時候會首先A對BCD綁在一起打，然后是B對ACD打，接下來如是。